[发明专利]测试图案发生器以及用于产生测试图案的方法

说明书

本申请提供一种测试图案发生器及用于产生测试图案的方法。一种测试图案发生器包括：随机命令地址发生器，其适用于产生N个组合，每个组合为命令与地址的组合，其中N是大于或等于2的整数；地址转换器，其适用于将N个组合转换为N维地址；历史记录储存电路，其基于N维地址而被访问；以及控制器，其适用于当历史记录储存电路中基于N维地址而被访问的区域中的值指示未命中时，将N个组合分类为发布目标。

相关申请的交叉引用

本申请要求2019年4月17日提交的申请号为10-2019-0045103的韩国专利申请的优先权，其公开内容通过引用整体合并于此。

技术领域

各个实施例涉及一种用于产生存储器的测试图案(test pattern)的测试图案发生器。

背景技术

随着计算系统的进步，存储器容量正在增大并且增添了新的功能。例如，存储器中命令集的数量和存储体的数量正在增大。当命令集的类型和存储体的数量增加时，需要验证的测试图案的数量可能会成倍地增加。例如，低功耗双倍数据速率5(LPDDR5)存储器的命令集比LPDDR4存储器多60％，并且其存储体的数量是LPDDR4存储器中的存储体的数量的两倍。为了测试LPDDR5存储器而需要验证的测试图案的类型可能是LPDDR4存储器的数百倍大。

当测试存储器时随机地产生测试图案。随着测试时间的增加，测试图案彼此重叠的可能性可能会增大。也就是说，已经测试过的测试图案很有可能再次进行测试，因此测试覆盖范围可能会饱和。

发明内容

本发明的实施例针对具有减少的测试图案重叠的测试图案发生器。

根据本发明的实施例，一种测试图案发生器包括：随机命令地址发生器，其适用于产生N个组合，每个组合为命令与地址的组合，其中，N是大于或等于2的整数；地址转换器，其适用于将所述N个组合转换为N维地址；历史记录储存电路，其基于所述N维地址而被访问；以及控制器，其适用于当所述历史记录储存电路中基于所述N维地址而被访问的区域中的值指示未命中时，将所述N个组合分类为发布目标。

根据本发明的另一实施例，一种测试图案发生器包括：随机命令地址发生器，其适用于产生多个组合，每个组合为命令与存储体地址的组合，所述多个组合包括第一组合、第二组合和第三组合；图案储存电路，其适用于储存所述多个组合；地址转换器，其适用于将所述第一组合转换为第一轴地址，将所述第二组合转换为第二轴地址，并将所述第三组合转换为第三轴地址；历史记录储存电路，其基于所述第一轴地址、第二轴地址和第三轴地址而被访问；以及控制器，其适用于当所述历史记录储存电路中基于所述第一轴地址、第二轴地址和第三轴地址而被访问的区域中的值指示未命中时，控制第一组合至第三组合作为发布目标被储存在图案储存电路中。

根据本发明的又一实施例，一种用于产生测试图案的方法包括：随机产生N个组合，每个组合为命令与地址的组合，其中N是大于或等于2的整数；将N个组合转换为N维地址；基于N维地址来访问历史记录储存电路；检测历史记录储存电路中基于所述N维地址而被访问的区域中的值是否指示未命中；以及响应于检测到未命中而将N个组合分类为发布目标。

根据本发明的又另一实施例，一种用于产生测试图案的方法包括：随机产生N个组合，每个组合为命令与存储体地址的组合，所述N个组合包括第一组合、第二组合和第三组合，其中N是大于或等于2的整数；将N个组合转换为N维地址；基于N维地址来访问历史记录储存电路；检测历史记录储存电路中基于N维地址而被访问的区域中的值是否指示未命中；以及响应于检测到命中而改变所述N个组合。