[发明专利]一种高效率视频拼接装置及方法

说明书

本发明公开了视频图像处理技术领域的一种高效率视频拼接装置及方法，旨在解决现有技术中视频拼接器输出板卡FPGA芯片的空闲逻辑资源无法得到充分利用，不利于实现视频拼接器性能最大化的技术问题。所述装置包括彼此串联的视频拼接前置模块和视频拼接后置模块，所述视频拼接前置模块包括不少于两路彼此并联的视频拼接前置处理链路，所述视频拼接后置模块包括不少于一路彼此并联的视频拼接后置处理链路；所述视频拼接前置处理链路包括顺序电性连接的视频输入单元、缩放单元1、高速串行信号转换单元1，所述缩放单元1电性连接有控制单元。

技术领域

本发明涉及一种高效率视频拼接装置及方法，属于视频图像处理技术领域。

背景技术

随着国家政策和现实需求的双重推动，视频产业向着高分辨率方向快速发展。尤其是工信部《超高清视频产业发展行动计划（2019-2022年）》发布以来，国家将按照“4K先行、兼顾8K”的总体技术路线，大力推进超高清视频产业发展和在相关领域的应用。

视频分辨率的提高，对视频设备的处理能力有了新的更高要求，视频设备的成本也将大幅提高。如何提高视频设备的性能并控制成本，是视频设备生产商亟待解决的问题。视频拼接器由于需要处理多路视频输入信号，同时输出多路视频，视频数据处理量极大，因而对性能和成本的问题也更为敏感。

视频拼接器大多是插卡式设计，每个板卡通过FPGA芯片对视频信号单独执行特定操作，如视频图像的缩放操作、拼接操作等，这些操作大多在输出板卡FPGA芯片上实现，因而造成输出板卡FPGA芯片的逻辑资源紧张。而输入板卡由于对视频信号的操作较少，其FPGA芯片的逻辑资源仍存在较多空余。例如，12G SDI板卡由于信号速率较高，具备该处理能力的FPGA芯片往往具有较多的逻辑资源。以XILINX厂商为例，XC7K325T已是满足12G SDI板卡要求的最低配置的芯片，该芯片在实现12G SDI板卡处理能力时往往会有大量的空闲逻辑资源。在类似的应用场景中，如何利用这些空闲逻辑资源，实现视频拼接器更高的性能，是视频拼接器设计者需要考虑的重要问题。

发明内容

针对现有技术的不足，本发明的目的在于提供一种高效率视频拼接装置及方法，以解决现有技术中视频拼接器输出板卡FPGA芯片的空闲逻辑资源无法得到充分利用，不利于实现视频拼接器性能最大化的技术问题。

一种高效率视频拼接装置，包括彼此串联的视频拼接前置模块和视频拼接后置模块，所述视频拼接前置模块包括不少于两路彼此并联的视频拼接前置处理链路，所述视频拼接后置模块包括不少于一路彼此并联的视频拼接后置处理链路；所述视频拼接前置处理链路包括顺序电性连接的视频输入单元、缩放单元1、高速串行信号转换单元1，所述缩放单元1电性连接有控制单元。

进一步地，所述视频拼接前置处理链路还包括串联于视频输入单元与缩放单元1之间的裁剪单元，所述裁剪单元与所述控制单元电性连接。

进一步地，所述视频拼接后置处理链路包括顺序电性连接的高速串行信号转换单元2、缩放单元2、图像融合单元，所述控制单元分别与所述缩放单元2和所述图像融合单元电性连接，所述图像融合单元还分别电性连接有读写控制单元和视频输出单元，所述读写控制单元还电性连接有缓存单元。

进一步地，所述缩放单元2包括不少于两个彼此并联的缩放单元3。

进一步地，视频拼接前置模块通过视频路由单元与视频拼接后置模块串联，所述视频路由单元还与所述控制单元电性连接。

为达到上述目的，本发明还提供了一种高效率视频拼接方法，包括如下步骤：

视频输入单元将输入的视频图像转换为并行的视频信号；

缩放单元1或缩放单元2基于所述视频信号对所述视频图像进行缩放处理；

图像融合单元将缩放处理后的视频图像写入缓存单元；

图像融合单元基于缓存单元中的视频图像融合生成拼接视频图像；