[发明专利]基于无线网络传输的TDC同步校准全数字阵列雷达前端

权利要求书

1.一种基于无线网络传输的TDC同步校准全数字阵列雷达前端，包括信息中心和若干个数字TR组件，其特征在于：

所述信息中心完成上行控制信息传输分配和下行各数字TR组件回波数据的收集，由通信天线完成控制信息空间分发和收集；

所述数字TR组件中，由通信天线接收信息中心分发的上行控制信息，依次由DMux(解复用器)电路对上行控制信号进行解析，再由FPGA结合DA完成通道波形产生，经开关完成收发通道切换，由滤波进行信号滤波处理，经放大器放大后，最终由天线辐射至空间中；回波信号经天线的空间收集，经低噪声放大，依次由开关完成开关收发通道切换后，经滤波进行信号滤波处理，由FPGA结合AD实现回波信号的采样、抽取、滤波，最终形成基带数据，经Mux(复用器)电路，由通信天线传输至信息中心，最终实现前端多通道的接收多波束处理；

各数字TR组件中除收发链路外，还包含基准信号产生电路、时钟分配电路、TDC(时间数字变换)电路和Mux/DMux(复用器/解复用器)电路，其中，基准信号产生电路为数字TR组件提供所需要的时钟，包括FPGA、DA、AD、TDC所需要的工作时钟，经时钟分配电路对时钟信号进行驱动放大和延时控制；FPGA通过接收AD、DA回传的Sysref(系统时钟参考)信号，整理后转发给TDC电路，将时延信息转化为数字信息，并经Mux(复用器)电路转发至信息中心，信息中心接收到阵面前端所有通道的时延数字信息，形成所有通道的时延控制参数，并由空间通信链路上传至阵面各数字TR组件，数字TR组件接收到各自的时延控制参数，通过解析后，由FPGA控制时钟分配电路实现各通道DA、AD时钟的延时控制，最终完成阵面各数字通道的TDC同步校准。