[发明专利]一种带高阶补偿电路的基准源电路结构

权利要求书

1.一种带高阶补偿电路的基准源电路结构，其特征在于，包括：pnp型三极管Q1、Q2、Q3、Q4、Q5，p型MOS管M1、M2、M3、M4、M5、M6、M7、M8，n型MOS管M9、M10，电阻R1、R2、R3，以及单端输出运放A1；

p型MOS管M1、M2、M3，单端输出运放A1，电阻R1，以及pnp型三极管Q1、Q2、Q3、Q4构成正温度系数电流产生电路，用于产生包含一阶项和高阶项的电流；其中，Q1并联在Q2上，Q3并联在Q4上；

p型MOS管M5、M6、M7、M8，n型MOS管M9、M10，电阻R3，以及pnp型三极管Q5构成零温度系数电流产生电路，用于为Q1提供电流偏置；

p型MOS管M4，电阻R2，以及pnp型三极管Q5构成输出支路，用于输出基准电压；

所述p型MOS管M1、M2、M3，单端输出运放A1，电阻R1，以及pnp型三极管Q1、Q2、Q3、Q4构成正温度系数电流产生电路具体为：

p型MOS管M1、M2、M3的源极接电源VDD，栅极接单端输出运放A1的输出端；

单端输出运放A1的正端接p型MOS管M2的漏端和电阻R1的一端，负端接p型MOS管M3的漏端和pnp型三极管Q4的发射极；

电阻R1的另一端接pnp型三极管Q2的发射极；pnp型三极管Q1的发射极接pnp型三极管Q2的基极，pnp型三极管Q3的发射极接pnp型三极管Q4的基极，pnp型三极管Q1、Q2、Q3、Q4的集电极接地；

p型MOS管M1的漏极与pnp型三极管Q3的发射极和pnp型三极管Q4的基极相连；pnp型三极管Q2的基极和pnp型三极管Q1的发射极接零温度系数电流产生电路输出；

所述p型MOS管M5、M6、M7、M8，n型MOS管M9、M10，电阻R3，以及pnp型三极管Q5构成零温度系数电流产生电路具体为，

p型MOS管M5、M6、M7、M8源极接电源VDD；p型MOS管M5、M8的栅极与正温度系数电流产生电路中p型MOS管M1、M2、M3的栅极相连；p型MOS管M6的栅极与p型MOS管M7的栅极相连，p型MOS管M6、M7的栅极与p型MOS管M6的漏极相连；n型MOS管M9的栅极与n型MOS管M10的栅极相连，n型MOS管M9、M10的栅极与n型MOS管M9的源极相连；

n型MOS管M9的源极与pnp型三极管Q5的发射极相连，n 型MOS管M10的源极与电阻R3的一端相连，电阻R3的另一端接地；

p型MOS管M7、M8的漏极相连，作为零温度系数电流产生电路的输出端，与正温度系数电流产生电路中pnp型三极管Q2的基极及pnp型三极管Q1的发射极相连接；

所述p型MOS管M4，电阻R2，以及pnp型三极管Q5构成输出支路具体为，

p型MOS管M4的栅极与正温度系数电流产生电路中p型MOS管M1、M2、M3管的栅极相连；p型MOS管M4的源极接电源VDD，漏极接电阻R2的一端，R2的另外一端与pnp型三极管Q5的发射极相连；基准电压从p型MOS管M4的漏极输出；

输出的表达式为：公式最后两项分别对V_EB1中的一阶温度项和高阶温度项进行补偿；

式中，V_EB5表示输出支路中三极管Q5的发射极-基极电压；V_EB4、V_EB3、V_EB2、V_EB1分别代表正温度系数产生电路中三极管Q4、Q3、Q2、Q1的发射极-基极电压；R2代表输出支路中与三极管Q5串联的电阻；R1代表正温度系数产生电路与Q2串联的电阻；k为波耳兹曼常数；T代表热力学温度；q为电子电荷；ΔV_EB表示电阻R1上的压降；I_PTAT表示正温度系数产生电路的输出电流；

还包括：trim电路，用于对流入pnp型三极管Q1发射极的电流进行控制，对输出电压的高阶项进行修调；

p型MOS管M4、M5管子的宽长比为1：x，

流入pnp型三极管Q5的电流为(1+x)I₃；

VBE5变化为

式中，I₃表示经M4管流入三极管Q5的电流；I₅表示经M5管流入三极管Q5的电流；I_s表示三极管饱和电流；

基准电压输出的温度系数均小于2ppm/℃。