[发明专利]数据传输方法、装置、设备及计算机可读存储介质有效
申请号: | 201911313448.8 | 申请日: | 2019-12-18 |
公开(公告)号: | CN111092789B | 公开(公告)日: | 2021-08-06 |
发明(设计)人: | 许志尤;陈思颖;施铭镛;王亮舒 | 申请(专利权)人: | 歌尔微电子有限公司 |
主分类号: | H04L12/26 | 分类号: | H04L12/26 |
代理公司: | 深圳市世纪恒程知识产权代理事务所 44287 | 代理人: | 胡海国 |
地址: | 266100 山东省青岛*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 数据传输 方法 装置 设备 计算机 可读 存储 介质 | ||
本发明公开了一种数据传输方法、装置、设备及计算机可读存储介质,该方法包括以下步骤:获取主模块向从模块传输数据的延迟时长;根据所述延迟时长,确定时钟周期数;根据所述时钟周期数,对所述从模块的时钟周期序列进行调整,以供所述从模块基于调整后的所述时钟周期序列接收所述主模块传输的数据。本发明通过对从模块的时钟周期序列进行调整,使得从模块的时钟频率与数据传输的时长匹配,从模块以调整后的时钟周期序列可准确接收主模块传输的数据,无需降低时钟频率,在从模块正常接收数据的同时,确保了测试效率。
技术领域
本发明涉及通信技术领域,尤其涉及一种数据传输方法、装置、设备及计算机可读存储介质。
背景技术
在模块测试过程中,通常由主模块向多个从模块传输数据,主模块与各从模块之间通过硬件电路连接,通过经由硬件电路所传输的数据来对各从模块进行测试。
但是连接的硬件电路会导致主模块与从模块之间数据传输的延迟,从模块的时钟频率快于数据传输的时长,导致从模块接收不到主模块传输的数据。
当前为了使从模块正常接收数据,传统上通常会采用降低从模块时钟频率的方式,来抵消数据传输的延迟。但是降低时钟频率会带来数据传输速度变慢的问题,导致整体上的测试效能低,降低了测试效率。
发明内容
本发明的主要目的在于提供一种数据传输方法、装置、设备及计算机可读存储介质,旨在解决现有技术中以降低时钟频率的方式来抵消延迟,所导致的测试效率低的技术问题。
为实现上述目的,本发明提供一种数据传输方法,所述数据传输方法包括以下步骤:
获取主模块向从模块传输数据的延迟时长;
根据所述延迟时长,确定时钟周期数;
根据所述时钟周期数,对所述从模块的时钟周期序列进行调整,以供所述从模块基于调整后的所述时钟周期序列接收所述主模块传输的数据。
可选地,所述根据所述延迟时长,确定时钟周期数的步骤包括:
在所述延迟时长和所述时钟周期序列的周期间隔值之间做比值,生成与所述周期间隔值对应的倍数值;
根据所述倍数值,确定所述时钟周期数。
可选地,所述根据所述时钟周期数,对所述从模块的时钟周期序列进行调整的步骤包括:
确定所述时钟周期序列中的待调整时钟周期;
确定与所述时钟周期数对应的目标周期时长,并将所述待调整时钟周期的周期时长调整为所述目标周期时长。
可选地,所述将所述待调整时钟周期的周期时长调整为所述目标周期时长的步骤之后包括:
根据所述目标周期时长,对所述时钟周期序列中位于所述待调整时钟周期后列的时钟周期进行调整。
可选地,所述获取主模块向从模块传输数据的延迟时长的步骤包括:
降低所述从模块的时钟频率,并控制所述主模块向所述从模块传输数据,判断所述从模块是否接收到所述主模块传输的数据;
若接收到所述主模块传输的数据,则将与所述时钟频率对应的时间长度确定为延迟时长。
可选地,所述根据所述时钟周期数,对所述从模块的时钟周期序列进行调整,以供所述从模块基于调整后的所述时钟周期序列接收所述主模块传输的数据的步骤之后包括:
当检测到所述主模块向所述从模块传输数据完成时,控制所述主模块暂停运行;
当检测到达预设缓冲时间时,启动所述主模块向新的从模块传输数据。
可选地,所述启动所述主模块向新的从模块传输数据的步骤包括:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于歌尔微电子有限公司,未经歌尔微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911313448.8/2.html,转载请声明来源钻瓜专利网。