[发明专利]一种快速起振的晶体振荡器电路

说明书

本发明公开了一种快速起振的晶体振荡器电路，包括基本振荡电路、环形振荡器、比较器、逻辑计数电路、第三开关至第N₁开关，N₁为正整数，且N₁≥3；环形振荡器的输入端接收上电使能信号，输出端与第三开关的输入端连接，第三开关至第N₁开关依次串联，第N₁开关的输出端与基本振荡电路的输入端连接；基本振荡电路的输入端和输出端与比较器的两个输入端连接；比较器的输出端输出时钟信号，并将时钟信号输出给逻辑计数电路的一个输入端；逻辑计数电路的另一个输入端接收上电复位信号，输出端分别输出第三开关控制信号至第N₁开关控制信号，控制第三开关至第N₁开关闭合或断开；本发明通过环形振荡器输出激励信号给晶振基本电路，加快起振时间。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种快速起振的晶体振荡器电路。

背景技术

晶体振荡器具有很好的频率准确度和稳定度，且体积小、功耗低，常被用作时间频率基准，广泛应用于通信、雷达、导航和制导等系统中。晶体振荡器能够为各种电子系统提供高精度的时钟信号，其中一些应用环境要求晶体振荡器的起振时间越短越好，比如，在物联网系统中，需要在睡眠和激活之间不断进行切换，为了达到更短的切换时间，需要晶体振荡器的起振时间更短，与此同时，越来越多的电子产品要求缩短开机时间，也需要通过缩短晶体振荡器的起振时间来实现。如何实现晶体振荡器的快速起振成为本领域技术人员需要解决的技术问题。

发明内容

本发明的目的旨在提供一种快速起振的晶体振荡器电路，实现快速起振。

为了本发明的目的，本发明采取的一种技术方案如下：

一种快速起振的晶体振荡器电路，包括基本振荡电路，所述快速起振的晶体振荡器电路还包括环形振荡器、比较器、逻辑计数电路、第一开关、第二开关、第三开关……第N₁开关，N₁为正整数，且N₁≥3；所述第一开关的输入端接电源，输出端与基本振荡电路的电源端连接；所述第二开关的输入端接电源，输出端与环形振荡器的电源端连接；所述环形振荡器的输入端接收上电使能信号，输出端与第三开关的输入端连接，第三开关至第N₁开关依次串联，第N₁开关的输出端与基本振荡电路的输入端连接；所述基本振荡电路的输入端和输出端分别与比较器的两个输入端连接；所述比较器的输出端输出时钟信号，并将时钟信号输出给逻辑计数电路的一个输入端；所述逻辑计数电路的另一个输入端接收上电复位信号，输出端分别输出第二开关控制信号、第三开关控制信号……第N₁开关控制信号，控制第二开关、第三开关……第N₁开关闭合或断开；所述上电复位信号控制第一开关闭合或断开。

为了本发明的目的，本发明采取的另一种技术方案如下：

一种快速起振的晶体振荡器电路，包括基本振荡电路，所述快速起振的晶体振荡器电路还包括环形振荡器、比较器、逻辑计数电路、第三开关至第N₁开关，N₁为正整数，且N₁≥3；所述环形振荡器的电源端和基本振荡电路的电源端接电源；所述环形振荡器的输入端接收上电使能信号，输出端与第三开关的输入端连接，第三开关至第N₁开关依次串联，第N₁开关的输出端与基本振荡电路的输入端连接；所述基本振荡电路的输入端和输出端分别与比较器的两个输入端连接；所述比较器的输出端输出时钟信号，并将时钟信号输出给逻辑计数电路的一个输入端；所述逻辑计数电路的另一个输入端接收上电复位信号，输出端分别输出第三开关控制信号至第N₁开关控制信号，控制第三开关至第N₁开关闭合或断开。