[发明专利]NAND存储器的栅极结构形成方法、NAND存储器及光罩掩膜版

说明书

本发明涉及NAND存储器的栅极结构形成方法、NAND存储器及光罩掩膜版，涉及半导体集成电路制造工艺，在NAND存储器的栅极结构形成过程中，通过第一道光刻曝光工艺在形成用于形成控制栅极结构的芯轴图形形貌的同时，也形成用于形成外围栅极结构和选择栅极结构的芯轴图形形貌，之后在通过第二道光刻曝光工艺将芯轴图形结构移除的过程中，将用于形成外围栅极和选择栅极结构的区域用光刻胶进行保护以移除控制栅极芯轴膜层，在接下来的栅极结构的刻蚀中，控制栅极通过剩余的侧墙形成，而外围栅极和选择栅极则通过侧墙以及未移除的芯轴图形结构来共同形成，这使得用于形成控制栅极最外围的侧墙关键尺寸不会较大，且削弱层间套准偏差对后续工艺的影响。

技术领域

本发明涉及半导体集成电路制造工艺，尤其涉及一种NAND存储器的栅极结构形成方法、NAND存储器及光罩掩膜版。

背景技术

在半导体集成电路中，NAND存储器(NAND flash)作为一种非易失性存储器，由于其大容量，擦写速度快，低成本等优点，适用于数据存储，广泛应用于消费，汽车，工业电子等领域。

请参阅图1，图1为NAND存储器的架构示意图，如图1所示，NAND存储器通常由存储区域与外围区域构成。其中外围区域有多个外围管构成。存储区域又进一步由多个块构成。每个块由两个选择管和若干控制管来共同构成。其中选择管位于块的两端，而控制管则位于块的中间。随着技术的发展，控制栅极的尺寸不断微缩，以满足存储容量日益增长的需求，然而其随之带来许多技术难题。如何提高存储器的面积利用率并提高存储器产品的工艺窗口一直为业界研究的重点。

NAND存储器进入到40nm以下时，尤其是20nm节点及以下时，为实现存储单元更小的关键尺寸，在定义存储区域图形的时候开始采用自对准双重图形成像(self-aligneddouble patterning)技术，该技术已经被用于鳍式晶体管(FinFET)的Fin层和NAND存储器的关键图层制造工艺中，以提高芯片上图形密度，实现更小周期图形成像。自对准双重图形成像技术的基本原理，是将一套电路图形分解为两套图形，通常为高密度的关键图形和相对较低密度的非关键图形，进而，分别进行成像，从而提高成像的质量。目前，在自对准双重图形成像工艺的应用中，主要包括步骤：首先，形成高密度的关键图形的图案，对于密度高的关键图形，通常采用侧墙转移工艺获得其图案，具体的，先使用一块掩膜版在光刻胶中形成第一道图形，然后通过刻蚀工艺将第一道图形转移到顶层掩膜层，并采用刻蚀修剪工艺获得所需尺寸图形；接着，采用沉积工艺及刻蚀工艺，在具有第一道图形的顶层掩膜层的侧壁形成侧墙，并去除顶层掩膜层；而后再次沉积光刻胶层，采用另一掩模版形成低密度的图形之后，以剩余的侧墙以及光刻胶为掩模层进行刻蚀。其中侧墙结构最终所定义的区域为高密度的关键图形，而光刻胶最终所定义的图形则为较低密度的非关键图形。

然而，由于在侧墙刻蚀工艺中，在外侧的侧墙与在内侧的侧墙的图形密度不同，因此会受到Iso/Dense负载效应的影响形成不同的关键尺寸，进而造成控制栅极关键尺寸不同的问题，例如外侧的控制栅极的关键尺寸偏大。此外，两次光刻工艺会存在光刻层间套准的偏差。由此而带来的控制栅极和选择栅极之间间隙偏大或偏小的问题，对于后续刻蚀以及化学机械研磨等工艺会造成影响，使NAND存储器的工艺制造窗口减小。

发明内容

本发明的目的在于提供一种NAND存储器的栅极结构形成方法，以解决侧墙刻蚀时的负载效应问题并削弱层间套准偏差对后续工艺的影响。