[发明专利]一种半导体器件及其制备方法

权利要求书

1.一种半导体器件的制备方法，其特征在于，包括以下步骤：

提供第一衬底和第二衬底；其中，所述第一衬底具有第一键合互连面，所述第二衬底具有第二键合互连面；

在所述第一衬底上制备单晶叠层结构；其中，所述单晶叠层结构包括若干交替堆叠的异质材料层和第二衬底层；

在所述第一衬底上制备若干纳米线或片；

在若干所述纳米线或片上形成栅极介质层和栅极；

形成金属接触；

在已形成的结构上形成若干层互连结构；

在若干层所述互连结构上依次形成金属衬垫和钝化层；其中，

在所述第一衬底上制备所述单晶叠层结构的步骤包括：

于所述第一键合互连面，在所述第一衬底上形成异质材料层；

键合所述第一衬底的异质材料层和所述第二衬底的第二键合互连面；

对远离所述第二键合互连面的第二衬底的另一面进行减薄处理；以在所述异质材料层上保留预设厚度的所述第二衬底层；

重复上述操作，以在所述第一衬底上形成由若干所述异质材料层和第二衬底层交替堆叠构成的所述单晶叠层结构。

2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第一衬底和第二衬底均为Si衬底、SOI衬底、GOI衬底或SiGe衬底中的任意一种。

3.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述异质材料层为SiO₂、SiN_x或SiC中的任意一种，所述异质材料层的层厚为1至100nm；其中，x的取值范围为0.1至0.9。

4.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第二衬底层为Si、Ge或SiGe中的任意一种，所述第二衬底层的层厚为1至100nm。

5.根据权利要求1所述的半导体器件的制备方法，其特征在于，采用硅硅直接键合工艺、金属表面键合工艺、聚合物黏结层键合工艺或共晶键合工艺中的任意一种，键合所述异质材料层和所述第二键合互连面。

6.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述互连结构包括第一氧化介质层，刻蚀所述第一氧化介质层形成的通孔，填充在所述通孔内的第一金属塞，以及连接至所述第一金属塞的金属线。

7.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述第一衬底上制备若干纳米线或片的步骤如下：

刻蚀所述单晶叠层结构和第一衬底，沿第一方向，在所述第一衬底上形成若干鳍状结构；其中，所述鳍状结构包括第一衬底刻蚀结构，以及交替堆叠的异质材料刻蚀结构和第二衬底刻蚀结构；

在若干所述鳍状结构之间的沟槽内形成浅槽隔离；

沿第二方向，在若干所述鳍状结构上形成牺牲栅；

进行源漏掺杂处理，形成源/漏区；并进行高温退火处理；

在已形成的结构上淀积第二氧化介质层，并对所述第二氧化介质层进行第一平坦化处理，以露出所述牺牲栅的顶部；

去除所述牺牲栅；并去除栅极区域内的所述异质材料刻蚀结构，形成若干所述纳米线或片。

8.根据权利要求7所述的半导体器件的制备方法，其特征在于，在形成所述牺牲栅后，并在进行源漏掺杂处理前，还包括步骤：

选择性去除所述牺牲栅两侧预设长度的所述鳍状结构；并在所述牺牲栅沿第一方向上的两侧形成内侧墙；

在所述牺牲栅，内侧墙，以及剩余所述鳍状结构上形成间隔物；

沿第一方向，在所述间隔物的两侧形成若干鳍部，所述鳍部与鳍状结构对应。

9.根据权利要求8所述的半导体器件的制备方法，其特征在于，所述鳍部包括交替堆叠的第一材料层和第二材料层；所述第一材料层为Si，所述第二材料层为SiGe。

10.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体器件为堆叠纳米线或片NMOS环栅器件或堆叠纳米线或片PMOS环栅器件。