[发明专利]ASTC内插

权利要求书

1.一种用于使用加权索引i在两个端点值E₀和E₁之间执行内插计算以生成内插结果P的二进制逻辑电路，所述值E₀和E₁分别由自适应可缩放纹理压缩ASTC颜色端点值C₀和C₁形成，所述颜色端点值C₀和C₁是低动态范围LDR或高动态范围HDR值，所述电路包括：

内插单元，其被配置成使用所述加权索引i在所述颜色端点值C₀和C₁之间执行内插以生成第一中间内插结果C₂；

组合逻辑电路系统，其被配置成接收所述内插结果C₂并执行一个或多个逻辑处理操作以根据以下方程式计算所述内插结果P：(1)当所述内插结果不与sRGB颜色空间兼容并且所述颜色端点值是LDR值时为(2)当所述内插结果与sRGB颜色空间兼容并且所述颜色端点值是LDR值时为以及(3)当所述颜色端点值是HDR值时为P＝(C₂+2)＞＞2。

2.根据权利要求1所述的二进制逻辑电路，其中使用所述加权索引i在所述两个端点值E₀和E₁之间进行的所述内插计算是根据方程式p＝(E₀.(64-i)+E₁.i+32)/64指定的，其中p等于所述内插结果。

3.根据权利要求1或2所述的二进制逻辑电路，其中所述内插单元包括内插器，所述内插器被配置成使用所述加权索引i在所述颜色端点值C₀和C₁之间执行所述内插以针对i的非异常值根据方程式C₂＝C₀.(64-i)+C₁.i生成所述内插结果C₂。

4.根据权利要求3所述的二进制逻辑电路，其中所述内插单元进一步包括异常处置电路系统，所述异常处置电路系统被配置成针对i的异常值生成所述内插结果C₂。

5.根据权利要求4所述的二进制逻辑电路，其中所述异常处置电路系统被配置成针对i的异常值根据方程式C₂＝C₁.i生成所述内插结果C₂。

6.根据权利要求3所述的二进制逻辑电路，其中所述加权索引包括7位，并且所述内插器被配置成使用所述加权索引的6个最低有效位在所述颜色端点值C₀和C₁之间执行所述内插。

7.根据权利要求1或权利要求2所述的二进制逻辑电路，其中所述组合逻辑电路系统包括：

格式化电路系统，其被配置成取决于所述内插结果是否与sRGB颜色空间兼容而从值C₀、C₁和C₂的集合生成第二中间内插结果；

第一电路分支，其被配置成根据以下方程式从所述第二中间内插结果计算LDR内插结果：当所述内插结果不与sRGB颜色空间兼容并且所述颜色端点值是LDR值时为以及当所述内插结果与sRGB颜色空间兼容并且所述颜色端点值是LDR值时为

第二电路分支，其被配置成根据以下方程式从中间结果计算HDR内插结果：当所述颜色端点值是HDR值时为P＝(C₂+2)＞＞2，所述中间结果在所述颜色端点值是HDR值时具有等于C₂的值；以及

选择单元，其被配置成取决于所述颜色端点值C₀和C₁是LDR值还是HDR值而在所述LDR内插结果和所述HDR内插结果之间进行选择以作为所述内插结果P。