[发明专利]基于CMOS双阱工艺的EDMOS制作方法及其结构

权利要求书

1.一种基于CMOS双阱工艺的EDMOS制作方法，其特征在于，包括以下步骤：

提供第一导电类型衬底；

在所述第一导电类型衬底的高压EDMOS区域中，形成第一导电类型高压阱；

在所述第一导电类型高压阱上形成第一栅极结构；

在位于所述第一栅极结构两侧的第一导电类型高压阱中，分别形成第一导电类型体区和第二导电类型漂移区；

在所述第一导电类型体区中形成第一源极，在所述第二导电类型漂移区中形成第一漏极；

在所述第一栅极结构和第一漏极之间形成热电子阻挡层；

在所述热电子阻挡层上形成金属硅化物阻挡层。

2.如权利要求1所述的基于CMOS双阱工艺的EDMOS制作方法，其特征在于，所述在所述第一导电类型高压阱上形成第一栅极结构包括：

在所述第一导电类型高压阱上沉积第一栅氧层；

在所述第一栅氧层上沉积多晶硅；

在所述多晶硅的两侧形成侧墙。

3.如权利要求2所述的基于CMOS双阱工艺的EDMOS制作方法，其特征在于，所述在所述第一栅极结构和第一漏极之间形成热电子阻挡层，包括：

在位于所述多晶硅和所述第一漏极之间，在所述侧墙的表面和所述第二导电类型漂移区的表面沉积热电子阻挡层。

4.如权利要求1～3中任一条所述的基于CMOS双阱工艺的EDMOS制作方法，其特征在于，所述热电子阻挡层的材料包括二氧化硅。

5.如权利要求1～3中任一条所述的基于CMOS双阱工艺的EDMOS制作方法，其特征在于，所述热电子阻挡层的厚度为100埃～200埃。

6.如权利要求1所述的基于CMOS双阱工艺的EDMOS制作方法，其特征在于，还包括：

在所述第一导电类型衬底的低压CMOS区域进行CMOS双阱工艺，在低压CMOS区域中形成第一导电类型低压阱和第二导电类型低压阱；

在所述第一导电类型低压阱上形成第二栅极结构；

在所述第二导电类型低压阱上形成第三栅极结构；

在位于所述第二栅极结构两侧的第一导电类型低压阱中，分别形成第二源极和第二漏极；

在位于所述第三栅极结构两侧的第二导电类型低压阱中，分别形成第三源极和第三漏极。

7.一种基于CMOS双阱工艺的EDMOS结构，其特征在于，包括：

第一导电类型衬底，所述第一导电类型衬底包括高压EDMOS区域；

第一导电类型高压阱，所述第一导电类型高压阱形成于所述高压EDMOS区域中；

第一栅极结构，所述第一栅极结构位于所述第一导电类型高压阱上；

位于所述第一栅极结构两侧的所述第一导电类型高压阱中，分别形成有第一源极和第一漏极；所述第一源极的周围形成第一导电类型体区，所述第一漏极的周围形成第二导电类型漂移区；

热电子阻挡层，所述热电子阻挡层覆盖所述第一栅极结构和第一漏极之间；

金属硅化物阻挡层，所述金属硅化物阻挡层设于所述热电子阻挡层上。

8.如权利要求7所述的基于CMOS双阱工艺的EDMOS结构，其特征在于，所述第一栅极结构包括：

第一栅氧层，所述第一栅氧层沉积在所述第一导电类型高压阱；

多晶硅层，所述多晶硅层沉积在所述第一栅氧层上；

侧墙，所述侧墙形成于所述多晶硅层的两侧。

9.如权利要求8所述的基于CMOS双阱工艺的EDMOS结构，其特征在于，位于所述多晶硅层和所述第一漏极之间，在所述侧墙的表面和所述第二导电类型漂移区的表面，覆盖有所述热电子阻挡层。

10.如权利要求7～9任一条所述的基于CMOS双阱工艺的EDMOS结构，其特征在于，所述热电子阻挡层的材料包括二氧化硅。