[发明专利]一种多频段雷达干扰系统及方法

权利要求书

1.一种多频段雷达干扰系统，其特征在于，适用于预设频段范围内任意频段的雷达干扰任务，包括：

接收天线，用于接收雷达信号；

接收开关滤波组件，用于将预设频段带宽信号信道划分为预设数量的已知信号频段的信号信道，将所述雷达信号功分至所述信号信道，对每路所述信号信道的带宽信号进行耦合检波，获得检波结果；

噪声调制模组，用于根据所述检波结果确定所述雷达信号所属的信号频段，在已确定信号频段的所述雷达信号上调制噪声，获得调相噪声干扰信号；

发射开关滤波组件，用于对所述调相噪声干扰信号进行滤波处理；

功放组件，用于对经过滤波处理的所述调相噪声干扰信号进行放大处理；

发射天线，用于发射经放大处理的所述调相噪声干扰信号；

所述接收开关滤波组件包括限幅器、数控衰减器、低噪声放大器、功分器、预设数量的带通滤波器、与所述带通滤波器数量相同的耦合器、与所述耦合器数量相同的检波器和第一多路开关；

所述限幅器、数控衰减器、低噪声放大器和功分器依次连接，所述功分器连接所有所述带通滤波器，每个所述带通滤波器连接一个耦合器，每个所述耦合器通过一个检波器连接噪声调制模组，所述噪声调制模组连接所述第一多路开关，所有所述耦合器连接所述第一多路开关；

所述噪声调制模组包括数字储频组件、收发组件和本振组件；

所述数字储频组件，用于根据所述检波结果确定所述雷达信号所属的信号频段，根据所述雷达信号所属的信号频段控制所述接收开关滤波组件将对应信号信道的带宽信号发送至收发组件；还用于控制本振组件和收发组件工作到相应信号频段；还用于在雷达中频信号上调制噪声，获得中频调相噪声干扰信号；

所述收发组件，用于对所述接收开关滤波组件发送的带宽信号进行二次下变频转换为雷达中频信号，并将所述雷达中频信号发送至数字储频组件；还用于对所述中频调相噪声干扰信号进行二次上变频转换为射频调相噪声干扰信号；

所述本振组件，用于产生多路变频所需的一本振信号和二本振信号，在需要切换通道时，通过开关切换到对应的本振。

2.根据权利要求1所述的系统，其特征在于，所述数字储频组件在所述雷达中频信号上调制噪声，获得中频调相噪声干扰信号，具体包括：生成取值为{－1，+1}的二进制伪随机序列，将所述二进制伪随机序列与所述雷达中频信号相乘，获得中频调相噪声干扰信号；

或者，通过对雷达中频信号取相反数代替与二进制伪随机序列中的-1相乘，获得中频调相噪声干扰信号。

3.根据权利要求2所述的系统，其特征在于，所述数字储频组件通过改变二进制伪随机序列的码速率来控制调整噪声带宽，调整噪声带宽等于伪随机序列的码速率。

4.根据权利要求2所述的系统，其特征在于，所述数字储频组件包括高速ADC、FPGA和高速DAC；

所述高速ADC用于对收发组件发送的雷达中频信号进行采样，转换为雷达数字中频信号进入FPGA，缓存在FPGA内部RAM中；

FPGA内部通过线性移位寄存器生成取值为{0，1}的伪随机m序列，将所述取值为{0，1}的伪随机m序列转换为取值为{-1，+1}的二进制伪随机序列；发射干扰信号时，将RAM中存储的雷达数字中频信号与所述取值为{-1，+1}的二进制伪随机序列相乘；或者，通过对雷达数字中频信号取相反数代替与二进制伪随机序列中的﹣1相乘，得到数字调相噪声干扰信号；

通过高速DAC将所述数字调相噪声干扰转换为模拟中频调相噪声干扰信号，并输出至收发组件。

5.根据权利要求1所述的系统，其特征在于，所述本振组件包括第一功分开关、第二功分开关、多路一本振和多路二本振；

所述多路一本振通过第一功分开关与所述收发组件连接，用于向所述收发组件提供多路一本振；

所述多路二本振通过第二功分开关与所述收发组件连接，用于向所述收发组件提供多路二本振。