[发明专利]芯片自动验证系统及其方法

说明书

本发明提供了一种芯片自动验证系统，其用于验证待测装置的信号，包含验证数据端、解码器、参考器以及检测结果装置。验证数据端储存有多组验证电路信息。解码器与验证数据端连接，根据至少一验证电路信息进行解码产生对应的至少一解码后验证电路信息，解码器与待测装置连接，待测装置根据解码后验证电路信息产生实际值。参考器与解码器连接，根据解码后验证电路信息产生期望值。检测结果装置与参考器及待测装置连接，检测结果装置根据期望值及实际值输出待测装置的信号的自动验证结果。

技术领域

本发明是关于一种基于通用验证方法学(Universal VerificationMethodology)架构下实现自动检测且验证任意单一线路输出电路(One Wire OutputCircuit)输出信号的验证平台。

背景技术

在芯片设计之后，透过验证测试可帮助设计厂商检测出所设计的芯片问题，由于现在的芯片架构越来越复杂，由于需要的验证电路种类也越来越多，验证花费的时间以及错误率也随之增加。

在过去的验证方式中，工程师需要根据待验证电路的特性，以人工方式分别计算出各个验证特性的期待值对应每项参数进行验证，举例而言，目前许多电路会以pulsewidth、cycle time或duty cycle作为带有效信息的信号，例如Clock、PECI、PWM、DelayCell Temperature Sensor…等等，凡输出信号为单一线路输出皆属于此。

然而，利用到pulse width、cycle time或duty cycle解码信号在电路验证上非常耗时且费工，因为工程师必须手动输入预设的测试参数进入待测装置中。

此外，在现有通用验证方法(Universal Verification Methodology)架构下的system verilog环境，验证方式只能以人工方式进行一对一的待测电路输出信号做比对，若遇到大量且随机的输入信号，会使得输出信号非常复杂并增加验证错误率。

发明内容

基于上述目的，本发明提供一种芯片自动验证系统，其用于验证待测装置的信号，其包含验证数据端、解码器、参考器以及检测结果装置。验证数据端储存有多组验证电路信息。解码器与验证数据端连接，根据至少一验证电路信息进行解码产生对应的至少一解码后验证电路信息，解码器与待测装置连接，待测装置根据解码后验证电路信息产生实际值。参考器与解码器连接，根据解码后验证电路信息产生期望值。检测结果装置与参考器及待测装置连接，检测结果装置根据期望值及实际值输出信号的自动验证结果。

较佳地，其中信号包含待测装置的脉冲宽度调变信号的工作周期。

较佳地，还包含驱动装置，驱动装置与解码器以及待测装置连接，驱动装置控制解码器将解码后验证电路信息传输至待测装置。

较佳地，解码器根据验证电路信息产生感测范围信息，参考器还根据感测范围信息决定期望值。

较佳地，参考器会根据解码后验证电路信息产生对应的解码后验证电路PWM信号。

较佳地，验证数据端还包含接收验证电路信息更新的接收接口。

基于上述目的，本发明再提供一种芯片自动验证方法，其用于验证待测装置的信号，其包含下列步骤：根据待测装置识别验证数据端中的多组验证电路信息，解码器解码验证电路信息并产生对应的解码后验证电路信息；将解码后验证电路信息传输至待测装置；待测装置根据解码后验证电路信息产生实际值；参考器根据解码后验证电路信息产生期望值；比较实际值与期望值，当实际值与期望值相同，则待测装置通过验证。

较佳地，其中信号包含待测装置的脉冲宽度调变信号的工作周期。

较佳地，当期望值及实际值不同，解码器停止产生解码后验证电路信息。

较佳地，当期望值及实际值不同，停止将解码后验证电路信息传输至待测装置。