[发明专利]一种低压铝栅的加工方法及低压铝栅器件在审
申请号: | 201911333882.2 | 申请日: | 2019-12-23 |
公开(公告)号: | CN111129154A | 公开(公告)日: | 2020-05-08 |
发明(设计)人: | 何伟业;李炜 | 申请(专利权)人: | 深圳市芯域联合半导体科技有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L23/48 |
代理公司: | 深圳驿航知识产权代理事务所(普通合伙) 44605 | 代理人: | 杨伦 |
地址: | 518000 广东省深圳市宝安*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 低压 加工 方法 器件 | ||
本发明适用于半导体制造工艺技术领域,提供了一种低压铝栅的加工方法及低压铝栅器件,其中,方法包括:预先生成MOS器件的源极、漏极、栅极及引线接触孔;在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属,形成第一金属布线层并进行电路布线;在所述第一金属布线层上沉淀隔离保护层;对所述隔离保护层进行刻蚀,形成穿通接触孔;在所述穿通接触孔上沉淀第二金属层并刻蚀,得到打线PAD。本发明实施例能够缩小芯片面积、降低成本。
技术领域
本发明涉及半导体制造工艺技术领域,尤其涉及一种低压铝栅的加工方法及低压铝栅器件。
背景技术
在集成电路工艺发展到深亚微米的今天,低压铝栅工艺依然没有被市场抛弃,是依靠其成本低廉、性价比高以及工艺简单的优势。但是在此工艺的基础上如何缩小芯片尺寸,从而降低其成本,使得现有的产品在市场更具有竞争力,一直被所有电子企业所关注。
为了缩小芯片尺寸,近年来众多企业一直把注意力及研发方向放在了如何缩小沟道尺寸,金属布线的宽度及接触孔的尺寸这些地方。但在芯片中占有最大面积的部分是用于打线的PAD(密封在电路板中的芯片管脚),由此可见,不管如何缩小其它地方的尺寸,其芯片面积依然很大。可见,现有技术中,存在芯片面积大、成本高的问题。
发明内容
本发明实施例提供一种低压铝栅的加工方法,旨在解决芯片面积大、成本高的问题。
本发明实施例通过提供一种低压铝栅的加工方法,包括步骤:
预先生成MOS器件的源极、漏极、栅极及引线接触孔;
在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属,形成第一金属布线层并进行电路布线;
在所述第一金属布线层上沉淀隔离保护层;
对所述隔离保护层进行刻蚀,形成穿通接触孔;
在所述穿通接触孔上沉淀第二金属层并刻蚀,得到打线PAD。
更进一步地,所述第一金属布线层的金属厚度为0.5um-0.7um。
更进一步地,所述隔离保护层由第一隔离层、沉淀在所述第一隔离层上的第二隔离层、以及沉淀在所述第二隔离层上的第三隔离层组成。
更进一步地,所述第一隔离层的厚度为0.3um-0.4um,所述第二隔离层的厚度为0.4um-0.5um,所述第三隔离层的厚度为1.0um-1.3um。
更进一步地,所述第二金属PAD层的厚度为3.8um-4um。
本发明还提供一种低压铝栅器件,包括:
在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属,形成第一金属布线层;
在所述第一金属布线层上沉淀隔离保护层;
在所述隔离保护层上沉淀第二金属PAD层并刻蚀,得到打线PAD。
更进一步地,所述第一金属布线层的金属厚度为0.5um-0.7um。
更进一步地,所述隔离保护层由第一隔离层、沉淀在所述第一隔离层上的第二隔离层、以及沉淀在所述第二隔离层上的第三隔离层组成。
更进一步地,所述第一隔离层的厚度为0.3um-0.4um,所述第二隔离层的厚度为0.4um-0.5um,所述第三隔离层的厚度为1.0um-1.3um。
更进一步地,所述第二金属PAD层的厚度为3.8um-4um。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市芯域联合半导体科技有限公司,未经深圳市芯域联合半导体科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911333882.2/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类