[发明专利]GOA电路、显示面板及电子装置

权利要求书

1.一种GOA电路，其特征在于，所述GOA电路包括多个级联的GOA单元，所述GOA单元包括第一下拉控制模块、第二下拉控制模块以及下拉维持模块，所述GOA单元还包括用于提供信号的第一电压端、时钟信号端以及控制信号端，所述GOA单元的一个扫描周期包括上拉阶段与下拉阶段；

所述第一下拉控制模块与所述时钟信号端连接，用于在下拉阶段将时钟信号端的信号输出至下拉节点；

所述第二下拉控制模块与所述第一电压端连接，用于在上拉阶段将第一电压端的信号输出至下拉节点；

所述下拉维持模块与所述第一下拉控制模块和所述第二下拉控制模块相连接，用于在下拉阶段根据接收到的所述下拉节点的信号控制第一电压端的信号输出至输出端，及在上拉阶段根据接收到的所述下拉节点的信号控制第一电压端的信号停止输出至输出端；

所述第一下拉控制模块和所述第二下拉控制模块中至少一个模块包括的至少一个薄膜晶体管的类型不同于所述下拉维持模块中的薄膜晶体管的类型，

所述第一下拉控制模块和所述第二下拉控制模块中至少一个模块包括的至少一个薄膜晶体管为N型金属氧化物薄膜晶体管，

所述第一下拉控制模块包括第四薄膜晶体管、第三薄膜晶体管以及第一电容，所述第四薄膜晶体管的栅极连接所述控制信号端，所述第四薄膜晶体管的第一极连接所述第一电压端，所述第四薄膜晶体管的第二极连接所述第一电容的第一端和所述第三薄膜晶体管的栅极；所述第一电容的第二端连接所述第三薄膜晶体管的第二极和所述时钟信号端；所述第三薄膜晶体管的第一极连接所述下拉节点；

在下拉阶段，所述控制信号端输入第一控制信号，所述时钟信号端输入第二时钟信号，所述第一控制信号控制所述第四薄膜晶体管截止，所述第一电容将所述时钟信号端的第二时钟信号传输至所述第三薄膜晶体管的栅极控制所述第三薄膜晶体管导通，并将所述时钟信号端的第二时钟信号通过所述第三薄膜晶体管传输至所述下拉节点，

所述第二下拉控制模块包括第五薄膜晶体管，所述第五薄膜晶体管的栅极连接所述控制信号端，所述第五薄膜晶体管的第一极连接所述第一电压端，所述第五薄膜晶体管的第二极连接所述下拉节点；

在上拉阶段，所述控制信号端输入第二控制信号，所述第五薄膜晶体管根据所述控制信号端的第二控制信号导通，并将所述第一电压端的信号传输至所述下拉节点。

2.如权利要求1所述的GOA电路，其特征在于，所述第四薄膜晶体管和第三薄膜晶体管中的至少一个为N型金属氧化物薄膜晶体管。

3.如权利要求1所述的GOA电路，其特征在于，所述第五薄膜晶体管为n型金属氧化物薄膜晶体管。

4.如权利要求1所述的GOA电路，其特征在于，所述下拉维持模块包括第八薄膜晶体管、第九薄膜晶体管以及第二电容，所述下拉节点连接所述第八薄膜晶体管的栅极、所述第九薄膜晶体管的栅极以及所述第二电容的第二端，所述第八薄膜晶体管的第一极连接所述第一电压端，所述第八薄膜晶体管的第二极连接所述第九薄膜晶体管的第一极；所述第九薄膜晶体管的第二极连接所述输出端；所述第二电容的第一端连接所述第一电压端；

在下拉阶段，所述下拉节点的信号控制所述第八薄膜晶体管和所述第九薄膜晶体管导通，所述第一电压端的信号通过所述第八薄膜晶体管和所述第九薄膜晶体管传输至输出端；

在上拉阶段，所述下拉节点的信号控制所述第八薄膜晶体管和所述第九薄膜晶体管截止，所述第一电压端的信号停止传输至输出端。

5.如权利要求4所述的GOA电路，其特征在于，所述第八薄膜晶体管和所述第九薄膜晶体管为P型薄膜晶体管或者N型薄膜晶体管；

当所述第八薄膜晶体管和所述第九薄膜晶体管为N型薄膜晶体管，所述第八薄膜晶体管和所述第九薄膜晶体管在所述下拉节点的信号为高电平信号时处于导通状态，以将所述第一电压端的信号传输至输出端；

当所述第八薄膜晶体管和所述第九薄膜晶体管为P型薄膜晶体管，所述第八薄膜晶体管和所述第九薄膜晶体管在所述下拉节点的信号为低电平信号时处于导通状态，以将所述第一电压端的信号传输至输出端。