[发明专利]总线通信的UART侧处理方法与通信装置

权利要求书

1.一种总线通信的UART侧处理方法，其特征在于，应用于与1-WIRE端通信的UART端，其中，所述UART端具有RX管脚与TX管脚，所述RX管脚与所述TX管脚短接后通过单根线对接于所述1-WIRE端的连接端；所述UART侧处理方法，包括：

接收数据时，根据当前所接收到一个字节中0和/或1的数量，确定该字节表征的信号为数据0还是数据1；

发送数据时，若需发送数据1，则拉高所述连接端的电平；若需发送数据0，则拉低所述连接端的电平；

所述RX管脚与所述TX管脚通过一上拉电阻连接至电源；

发送数据之前，还包括：

接收所述1-WIRE端的读数据指令，触发所述RX管脚进入GPIO中断，产生中断标志；

对应的：

拉高所述连接端的电平，包括：清除所述中断标志，退出GPIO中断，以使得所述上拉电阻将所述连接端的电平拉高；

拉低所述连接端的电平，包括：发出能够拉低所述连接端电平的第一预设命令，并清除所述中断标志，退出GPIO中断。

2.根据权利要求1所述的UART侧处理方法，其特征在于，根据当前所接收到一个字节中0和/或1的数量，确定该字节表征的信号为数据0还是数据1，包括：

若所接收到字节中1的数量大于4个，则确定该字节表征的数据为数据1；

若所接收到字节中1的数量不大于4个，则确定该字节表征的数据为数据0。

3.根据权利要求1所述的UART侧处理方法，其特征在于，所述第一预设命令为0xC0。

4.根据权利要求1至3任一项所述的UART侧处理方法，其特征在于，还包括：

在产生中断错误Break Error标志之后，清除所述Break Error中断标志，再延迟预设时间，向所述1-WIRE端返回能够拉低所述连接端电平的第二预设命令，以使得：所述1-WIRE端根据所述连接端电平的拉低确定所述UART端产生了应答，并在确定产生应答后实施数据的收发，所述Break Error标志是所述UART端响应于所述1-WIRE端发送的复位脉冲产生的。

5.根据权利要求4所述的UART侧处理方法，其特征在于，所述第二预设命令为0x00。

6.一种通信装置，其特征在于，包括1-WIRE端与UART端；所述UART端具有RX管脚与TX管脚，所述RX管脚与所述TX管脚短接后通过单根线对接于所述1-WIRE端的连接端；所述UART端用于：

接收数据时，根据当前所接收到一个字节中0和/或1的数量，确定该字节表征的信号为数据0还是数据1；

发送数据时，若需发送数据1，则拉高所述连接端的电平；若需发送数据0，则拉低所述连接端的电平；

所述RX管脚与所述TX管脚通过一上拉电阻连接至电源；

所述UART端具体用于：

发送数据之前，接收所述1-WIRE端的读数据指令，触发所述RX管脚进入GPIO中断，产生中断标志；

发送数据时，若需发送数据1，则清除所述中断标志，退出GPIO中断，以使得所述上拉电阻将所述连接端的电平拉高；

发送数据时，若需发送数据0，则发出能够拉低所述连接端电平的第一预设命令，并清除所述中断标志，退出GPIO中断。

7.根据权利要求6所述的通信装置，其特征在于，所述UART端具体用于：

若所接收到字节中1的数量大于4个，则确定该字节表征的数据为数据1；

若所接收到字节中1的数量不大于4个，则确定该字节表征的数据为数据0。

8.根据权利要求6至7任一项所述的通信装置，其特征在于，所述UART端还用于：

在所述UART端响应于所述1-WIRE端发送的复位脉冲，产生中断错误Break Error标志之后，清除所述Break Error中断标志，再延迟预设时间，向所述1-WIRE端返回能够拉低所述连接端电平的第二预设命令，以使得：所述1-WIRE端根据所述连接端电平的拉低确定所述UART端产生了应答，并在确定产生应答后实施数据的收发。