[发明专利]计算机实施的方法

说明书

本发明涉及计算机实施的方法。用于集成电路(IC)布局验证的系统、方法以及器件。采集多个集成电路图案，多个集成电路图案包含能够被制造的第一组图案和不能被制造的第二组图案。使用多个集成电路图案来训练机器学习模型。机器学习模型产生用于验证集成电路布局的预测模型。预测模型接收包含一组测试图案的数据，一组测试图案包括集成电路图案的扫描电子显微镜(SEM)图像。基于扫描电子显微镜图像和多个集成电路图案来确定与集成电路布局相关联的设计违例。为集成电路布局的进一步特征化提供设计违例的概述。

技术领域

本发明实施例涉及一种计算机实施的方法。

背景技术

使用若干机器和/或自动制造工艺来制造集成电路(integrated circuit；IC)。IC布局定义IC的设计。有时，所设计的IC可能不符合设计要求。检查或验证所设计的IC布局符合设计要求可有助于避免制造和/或操作问题。设计越复杂，验证所设计的IC布局就变得越困难。

发明内容

根据本公开的实施例，一种计算机实施的方法，包括：采集多个集成电路图案，所述多个集成电路图案包括能够被制造的第一组图案及不能被制造的第二组图案；使用所述多个集成电路图案来训练机器学习模型；通过所述机器学习模型产生用于验证集成电路布局的预测模型；通过所述预测模型接收包括一组测试图案的数据，所述一组测试图案包括集成电路图案的扫描电子显微镜图像；基于所述扫描电子显微镜图像及所述多个集成电路图案来确定与集成电路布局相关联的设计违例；以及为所述集成电路布局的进一步特征化提供所述设计违例的概述。

根据本公开的实施例，一种计算机实施的方法，包括：通过预测模型来接收包括一组测试图案的数据，所述一组测试图案包括集成电路图案的扫描电子显微镜图像，其中所述预测模型是通过经训练的机器学习模型产生的，且其中所述经训练的机器学习模型是使用多个集成电路图案训练的，所述多个集成电路图案包括能够被制造的第一组图案及不能被制造的第二组图案；基于所述扫描电子显微镜图像及所述多个集成电路图案来确定与集成电路布局相关联的设计违例；以及为所述集成电路布局的进一步特征化提供所述设计违例的概述。

根据本公开的实施例，一种计算机实施的方法，包括：采集多个集成电路图案，所述多个集成电路图案包括能够被制造的第一组图案及不能被制造的第二组图案；使用所述多个集成电路图案来训练机器学习模型；以及通过所述机器学习模型来产生用于验证集成电路布局的预测模型，其中所述预测模型是基于包括集成电路图案的扫描电子显微镜图像的一组测试图案及所述多个集成电路图案来用于与所述集成电路布局相关联的设计违例。

附图说明

结合附图阅读以下详细描述会最佳地理解本发明的各方面。应注意，根据业界中的标准惯例，各个特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各个特征的尺寸。

图1示出根据本发明的各种实施例的实例系统，所述实例系统处理数据集且产生用于鉴别IC布局的设计违例(design violation)的预测模型。

图2是示出根据本发明的各种实施例的用于IC布局验证(validation)的模型检查器的示例性流程图。

图3是示出根据本发明的各种实施例的用于IC布局验证的图像检查器的示例性流程图。

图4是示出根据本发明的各种实施例的用于IC布局验证的图像检查器的示例性流程图。

图5是根据本发明的各种实施例的IC布局的用于执行图像检查的示例性流程图。

图6是根据本发明的各种实施例的IC布局的用于执行混合(hybrid)图像检查的示例性流程图。

图7是根据本发明的各种实施例的用于IC布局验证的示例性方法的流程图。

图8是根据本发明的各种实施例的用于IC布局验证的示例性方法的流程图。