[发明专利]直接内存存取单元及控制部件

权利要求书

1.一种直接内存存取DMA单元，其特征在于，

所述DMA单元接收数据搬移请求，所述数据搬移请求携带源地址；

在所述源地址指向主机或闪存芯片时，响应于所述数据搬移请求，所述DMA单元访问所述源地址，以获取第一数据；

所述DMA单元访问所述源地址时起的预设时长之后，输出缓存分配请求，以获取目标地址，所述预设时长大于等于0；

在获得所述目标地址后，将所述第一数据搬移至所述目标地址所在的存储空间。

2.如权利要求1所述的DMA单元，其特征在于，所述DMA单元包括定时模块、控制逻辑模块和触发器，其中，

接收到所述数据搬移请求之后，所述控制逻辑模块解析所述数据搬移请求，获取解析结果。

3.如权利要求2所述的DMA单元，其特征在于，

根据所述解析结果，所述控制逻辑模块控制总线，访问所述源地址；以及所述控制逻辑模块向所述定时模块发送计时开始信号；

响应于所述计时开始信号，所述定时模块开始计时，在计时时间到达所述预设时长之后，所述定时模块向所述控制逻辑模块反馈计时完成信号；

响应于所述计时完成信号，所述控制逻辑模块输出所述缓存分配请求。

4.如权利要求2或3所述的DMA单元，其特征在于，

根据所述解析结果，所述控制逻辑模块控制总线，访问所述源地址；以及所述控制逻辑模块输出所述缓存分配请求；

在接收到所述缓存管理器反馈的所述目标地址之前，若已获取到所述第一数据，利用所述触发器暂时保存所述第一数据中已传输至所述DMA单元的部分数据，直至接收到所述目标地址；

接收到所述目标地址之后，所述控制逻辑模块控制总线，将所述触发器中的数据和所述总线中的部分第一数据，搬移至所述目标地址所在的存储空间。

5.如权利要求2所述的DMA单元，其特征在于，

根据所述解析结果，所述控制逻辑模块控制总线，访问所述源地址；

在接收到所述第一数据之后，所述控制逻辑模块，向所述缓存管理器发送所述缓存分配请求，并利用缓冲寄存器暂时保存所述第一数据中已传输至所述DMA单元的部分数据，直至接收到所述目标地址；

接收到所述目标地址之后，所述控制逻辑模块控制总线，将所述缓冲寄存器中的数据和所述总线中的部分第一数据，搬移至所述目标地址所在的存储空间。

6.如权利要求4所述的DMA单元，其特征在于，所述利用所述触发器暂时保存所述第一数据中已传输至所述DMA单元的部分数据，直至接收到所述目标地址，包括：

所述控制逻辑模块每个周期向所述触发器发送启动信号，直至接收到所述目标地址，停止发送所述启动信号；

所述触发器接收到所述启动信号后，保存当前周期接收到的所述第一数据的部分数据的时序状态。

7.如权利要求1-6中任一项所述的DMA单元，其特征在于，

在所述源地址指向缓存时，所述DMA单元访问所述源地址，获取第二数据；

所述数据搬移请求还携带目标地址，所述控制逻辑模块控制总线，将所述第二数据搬移至所述目标地址对应的存储空间；

所述控制逻辑模块向所述缓存管理器发送缓存释放请求，所述缓存释放请求携带所述源地址的缓存索引，以使所述缓存管理器完成资源释放。

8.如权利要求7所述的DMA单元，其特征在于，所述向所述缓存管理器发送缓存释放请求，所述缓存释放请求携带所述源地址的缓存索引，包括：

所述控制逻辑模块在每搬运固定长度的数据后，向所述缓存管理器发送一个缓存释放请求，所述一个缓存释放请求携带所述固定长度的数据对应的缓存索引；或者，

所述控制逻辑模块在所述第二数据搬运完成后，向所述缓存管理器发送缓存释放请求，所述缓存释放请求携带所述第二数据对应的缓存索引。