[发明专利]一种电阻式存储器及其制备方法

说明书

本发明公开了一种电阻式存储器，用于提高该电阻式存储器的存储密度。上述电阻式存储器包括多个电阻式存储记忆胞，设置于一基板上，所述的电阻式存储记忆胞包括一第一可变阻抗单元和一第二可变阻抗单元，所述电阻式存储记忆胞还包括一第一开关单元和一第二开关单元。所述第一开关单元耦接于第一可变阻抗单元，所述第二开关单元耦接于第二可变阻抗单元。还包括一第三可变阻抗单元，所述第三可变阻抗单元耦接于第一开关单元或第二开关单元。本发明还涉及电阻式存储器的制备方法。

技术领域

本发明涉及集成电路领域，尤其涉及一种非易失性电阻式存储器。

背景技术

电阻式存储器(RRAM，Resistive Random Access Memory)，是一种新型技术。RRAM由于结合了SRAM，DRAM和FLASH的优点于一身，可以实现非易失性、超高密度、低功耗、低成本和高比例缩小的特点，被工业界认为是最有可能的下一代非易失性存储器(NVM)。新兴的NVM由于其相对较大的带宽和迅速增长的容量，可以在AI芯片的存储技术中发挥至关重要的作用。

典型的RRAM的基本结构为底电极、电阻转态层及顶电极构成的一金属-绝缘体-金属(metal-insulator-metal,MIM)叠层结构组成，电阻转态层作为离子传输和存储介质。其原理是经由外部刺激(如电压)引起存储介质离子运动和局部结构变化，进而造成电阻变化，以该电阻性材料层的电阻值以表示对逻辑“0”数据位或逻辑“1”数据位的存储，并利用这种电阻差异来存储数据。如何扩展和提升RRAM的存储密度，是本领域的重要课题。

发明内容

本发明提供一种电阻式存储器。电阻式存储器包括多个电阻式存储记忆胞，设置于一基板上，每个电阻式存储记忆胞包括一第一可变阻抗单元和一第二可变阻抗单元，每个电阻式存储记忆胞还包括一第一开关单元和一第二开关单元；第一可变阻抗单元耦接于第一开关单元，第二可变阻抗单元耦接于第二开关单元；每个电阻式存储记忆胞还包括一第三可变阻抗单元，所述第三可变阻抗单元耦接于第一开关单元或第二开关单元。第一可变阻抗单元、第二可变阻抗单元与第三可变阻抗单元的材料可以相同或不同。

第三可变阻抗单元位于第一可变阻抗单元和第二可变阻抗单元之间，通过一底联结平台耦接于所述第一开关单元或所述的第二开关单元，第三可变阻抗单元位于所述的底联结平台上。底联结平台垂直方向上的投影面积大于或等于两倍的任一可变阻抗单元垂直方向上的投影面积。底联结平台的材料为导电材料。第一可变阻抗单元和第二可变阻抗单元耦接于对应的第一位线，第三可变阻抗单元的耦接于对应的第二位线，第一位线与第二位线位于不同的配线层；第一位线空间平行于第二位线，第一位线与第二位线在垂直方向上的投影至少有一部分不重合。

相邻两个电阻式存储记忆胞的第三可变阻抗单元均耦接于对应的第一开关单元或均耦接于对应的第二开关单元；或相邻两个电阻式存储记忆胞第三可变阻抗单元一个耦接于对应的第一开关单元，另一个耦接于对应的第二开关单元。

本发明还提供一种电阻式存储器的制备方法，提供一基板；于基板上沿一第一方向形成一栅极条状结构，其中栅极条状结构作为一字线；于基板上形成接触插塞；于接触插塞上形成源极线及中继接触层；从而形成第一开关与第二开关；于中继接触层上形成底联结平台；于底联结平台上形成第一到第三可变阻抗单元；第三可变阻抗单元耦接于第一开关或第二开关；第一至第三可变阻抗单元上形成顶电极接触插塞；于电极接触插塞上形成一第一位线和一第二位线。

本发明还提供一种电子设备，包括上述的电阻式存储器。

依据本发明，此电阻式随机存取存储器和电子设备可以扩展和提升器件和设备的存储密度。

附图说明

图1为本发明实施例一的一电阻式存储器的立体图。

图2为本发明实施例一的一电阻式存储器A-A’方向的剖面图。

图3为本发明实施例二的一电阻式存储器的剖面图。