[发明专利]一种半导体器件及其制备方法、电子装置

说明书

本发明提供了一种半导体器件及其制备方法、电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上形成有半导体器件的主体部分；在所述半导体衬底上形成第一介质层并对所述介质层进行蚀刻，以形成通孔露出需要电连接的半导体器件的主体部分的电连接区域；在所述第一介质层上形成金属层，以覆盖所述第一介质层并填充所述通孔，以与露出的所述电连接区域形成电连接；在金属层上形成掩膜层并进行图案化；蚀刻金属层，以在金属层中形成侧壁竖直的凹槽；以流量比为2:4.5～6的Cl₂:Ar继续蚀刻所述金属层，以在所述金属层的凹槽的顶部形成顶部开口扩大的锥形结构；继续在所述金属层上形成第二介质层并填充所述凹槽，以形成包括所述金属层在内的金属互连结构。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制备方法、电子装置。

背景技术

随着半导体器件尺寸的不断减小以及集成电路密度的不断提高，对半导体器件的性能以及稳定性也提出了更高的要求。

制备半导体器件的过程中需要沉积形成各种互连结构，以用于将各个器件进行电连接以及用于后续的封装连接。在制备所述互连结构时，通常是在金属连接件之间填充介电材料，但是由于器件尺寸的不断缩小，在金属连接件之间形成凹槽进行填充的过程中会出现空洞(void)，平坦化后得到含有空洞的互联结构，影响了器件的性能和良率。

因此如何防止出现空洞，提高器件的性能和良率成为目前急需解决的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的至少一个问题，本发明第一方面提供一种半导体器件的制备方法，包括：

提供半导体衬底，在所述半导体衬底上形成有半导体器件的主体部分；

在所述半导体衬底上形成第一介质层并对所述第一介质层进行蚀刻，以形成通孔露出需要电连接的半导体器件的主体部分的电连接区域；

在所述第一介质层上形成金属层，以覆盖所述第一介质层并填充所述通孔，以与露出的所述电连接区域形成电连接；

在所述金属层上形成掩膜层并进行图案化；

蚀刻所述金属层，以在所述金属层中形成侧壁竖直的凹槽；

以流量比为2:4.5～6的Cl₂:Ar继续蚀刻所述金属层，以在所述金属层的凹槽的顶部形成顶部开口扩大的锥形结构；

继续在所述金属层上形成第二介质层并填充所述凹槽，以形成包括所述金属层在内的金属互连结构。

可选地，以流量比为2:5的Cl₂:Ar蚀刻所述所述金属层，和/或所述Cl₂的气体流量为40sccm～45sccm。

可选地，以Cl₂:Ar继续蚀刻所述所述金属层的射频功率为170W-190W。

可选地，以Cl₂:Ar继续蚀刻所述所述金属层的蚀刻压力为7mT～9mT，和/或蚀刻时间为20秒～40秒。

可选地，所述方法还包括：

在所述金属层和所述第一介质层之间形成第一缓冲层，以及在所述金属层和所述掩膜层之间形成第二缓冲层。

可选地，所述第一缓冲层和所述第二缓冲层包括设置于所述金属层表面的粘附层以及位于粘附层外侧的扩散阻挡层。

可选地，蚀刻所述金属层，以在所述金属层中形成侧壁竖直的凹槽包括：