[发明专利]用于集成电路的低电阻率互连件及其形成方法

权利要求书

1.一种用于集成电路的互连件，包括：

层间介电层，具有沟槽；

势垒层，在所述层间介电层上且覆盖所述沟槽的壁；以及

导电金属层，在所述势垒层上和所述沟槽内部，

其中所述势垒层包括合金，所述合金包括互连件势垒材料和掺杂元素，且

其中所述合金的态密度比所述互连件势垒材料的态密度大至少50％。

2.根据权利要求1所述的用于集成电路的互连件，其中在所述合金中，所述掺杂元素间隙地和/或取代地掺杂在所述互连件势垒材料中。

3.根据权利要求1所述的用于集成电路的互连件，其中所述互连件势垒材料包括选自以下的二维导体：石墨烯、过渡金属二硫属化物、黑磷以及氮化物。

4.根据权利要求1所述的用于集成电路的互连件，其中所述势垒层的总导电率大于所述互连件势垒材料的总导电率。

5.根据权利要求1所述的用于集成电路的互连件，其中所述互连件势垒材料包括TiN，且所述掺杂元素包括选自以下的至少一种：镝、钼、铂、钯、铒、硅、硼、铌、钨、钽、铝、锆以及铪。

6.根据权利要求1所述的用于集成电路的互连件，其中所述合金的所述态密度比所述互连件势垒材料的所述态密度大1倍到10倍，且所述互连件的垂直导电率大于除在所述势垒层中仅包含所述势垒材料以外的相同互连件的垂直导电率。

7.根据权利要求1所述的用于集成电路的互连件，其中所述掺杂元素在遍及所述势垒层的整个厚度上均匀或不均匀地分布在所述互连件势垒材料中。

8.根据权利要求7所述的用于集成电路的互连件，其中所述掺杂元素更多地集中在所述互连件势垒材料的表面上。

9.一种形成用于集成电路的互连件的方法，所述方法包括：

形成潜在势垒结构的集合体，所述潜在势垒结构中的每一个包括在多个掺杂位置处且以多种潜在掺杂元素中的一种的多个掺杂量掺杂的互连件势垒材料；

计算所述集合体的所述势垒结构中的每一个的态密度；

基于所述态密度来选择掺杂元素和掺杂量；以及

沉积包括合金的势垒层，所述合金包括所述互连件势垒材料和在所选掺杂量下的所选掺杂元素，

其中所述合金的态密度比所述互连件势垒材料的态密度大至少50％。

10.根据权利要求9所述的形成用于集成电路的互连件的方法，其中计算所述态密度包括利用选自以下的至少一种仿真程序：基于第一性原理的密度泛函理论原子仿真；基于第一性原理的密度泛函理论仿真与利用机器学习模型的预测建模的组合，所述机器学习模型从掺杂有掺杂物的所述互连件势垒材料的仿真所产生的数据来训练；基于第一性原理的密度泛函理论仿真与关于所述互连件势垒材料在存在所述掺杂物的情况下的导电率的实验信息的组合；以及材料仿真与在公共和专有存储库中可供使用的实验数据的组合。

11.根据权利要求9所述的形成用于集成电路的互连件的方法，其中所述势垒层的沉积包括利用原子层沉积、物理气相沉积、化学气相沉积或等离子体增强原子层沉积将所述互连件势垒材料与所选掺杂元素共沉积。

12.根据权利要求9所述的形成用于集成电路的互连件的方法，其中

所述互连件势垒材料包括第一原子元素，且

所述势垒层的沉积包括将所述互连件势垒材料与包括所述掺杂元素和所述第一原子元素的化合物共沉积。

13.根据权利要求12所述的形成用于集成电路的互连件的方法，其中所述互连件势垒材料包括Ti_xN_y，且所述化合物包括Ta_xN_y。