[发明专利]磁盘装置

说明书

磁盘装置具备：第1解码电路，通过对从磁盘读出的信号序列执行使用了用于将分支度量标准化的参数的维特比解码计算似然信息；第2解码电路，通过使用了似然信息的迭代解码生成第1比特数据序列并对该第1比特数据序列执行使用了奇偶校验矩阵的校验；控制电路，使第1解码电路及第2解码电路反复执行解码并根据每次执行基于第1解码电路及第2解码电路的解码时获得的校验的结果进行参数的更新；存储电路；判定电路，判定进行了基于第1解码电路及第2解码电路的解码的次数是否与第1值相等；取得电路，取得与第2比特数据序列所包含的错误比特数对应的数值信息并保存于存储电路，第2比特数据序列是在次数与第1值相等时获得的第1比特数据序列。

相关申请

本申请享有以日本专利申请2019-151438号(申请日：2019年8月21日)作为在先申请的优先权。本申请通过参照该在先申请而包括在先申请的全部内容。

技术领域

本实施方式涉及磁盘装置。

背景技术

在磁盘装置中，在使读写条件最佳化时，需要确认读写质量。因此，执行与读写质量相关的指标的测定。

发明内容

一实施方式提供便利性高的磁盘装置。

根据一实施方式，磁盘装置具备第1解码电路、第2解码电路、控制电路、存储电路、判定电路以及取得电路。第1解码电路通过对从磁盘读出的信号序列执行使用了用于将分支度量标准化的参数的维特比(Viterbi)解码来计算似然信息。第2解码电路通过使用了似然信息的迭代解码来生成第1比特数据序列，并且对该第1比特数据序列执行使用了奇偶校验矩阵的校验。控制电路使第1解码电路及第2解码电路反复执行解码，并且根据每次执行基于第1解码电路及第2解码电路的解码时获得的校验的结果来进行参数的更新。判定电路判定进行了基于第1解码电路及第2解码电路的解码的次数是否与第1值相等。取得电路取得与第2比特数据序列所包含的错误比特数对应的数值信息并保存于存储电路，所述第2比特数据序列是在次数与第1值相等时获得的第1比特数据序列。

附图说明

图1是示出第1实施方式涉及的磁盘装置的构成的一个例子的示意图。

图2是示出第1实施方式涉及的RDC的详细的构成的一个例子的示意图。

图3是用于说明计算第1实施方式涉及的使用了奇偶校验矩阵的奇偶校验式的违规数的方法的图。

图4是示出第1实施方式涉及的磁盘装置的通常的读出动作的一个例子的流程图。

图5是示出第1实施方式涉及的磁盘装置的读写质量的测定的动作的一个例子的流程图。

图6是示出在测定读写质量时在一次读出中执行的第1实施方式涉及的RDC的动作的一个例子的流程图。

图7是示出第2实施方式涉及的RDC的详细的构成的一个例子的示意图。

图8是示出在测定读写质量时在一次读出中执行的第2实施方式涉及的RDC的动作的一个例子的流程图。

图9是示出第2实施方式涉及的磁盘装置执行的写电流的调整的动作的详细的一个例子的流程图。

图10是示出第3实施方式涉及的RDC的详细的构成的一个例子的示意图。

图11是示出在测定读写质量时在一次读出中执行的第3实施方式涉及的RDC的动作的一个例子的流程图。

图12是示出第3实施方式的读出重试动作的一个例子的流程图。

图13是示出第4实施方式涉及的RDC的详细的构成的一个例子的示意图。

图14是示出第4实施方式涉及的磁盘装置的读写质量的测定的动作的一个例子的流程图。