[发明专利]基于FPGA的SOC芯片自动化测试工具和测试方法

说明书

本发明提供一种基于FPGA的SOC芯片自动化测试工具，包括相连接的上位机接口模块、FPGA芯片、高精度AD模块和高精度DA模块；所述上位机接口模块用于连接上位机；所述FPGA芯片上设有：JTAG/SWD逻辑模块，用于对接SOC芯片上的JTAG/SWD模块；AD逻辑模块，控制高精度AD模块对接SOC芯片上的DA模块；DA逻辑模块，控制高精度DA模块对接SOC芯片上的AD模块；UART逻辑串口模块，用于对接SOC芯片上的UART串口模块；SPI逻辑模块，用于对接SOC芯片上的SPI模块；I2C逻辑模块，用于对接SOC芯片上的I2C模块；定时器逻辑模块，用于验证SOC芯片上的定时器；GPIO逻辑模块，用于对接SOC芯片上的GPIO模块。本发明实现测试过程的全自动化。

技术领域

本发明涉及SOC芯片测试领域，尤其是一种基于FPGA的SOC芯片自动化测试工具和测试方法。

背景技术

目前在SOC芯片FPGA原型验证阶段，每修改一次芯片设计，都需要对FPGA原型进行一次验证。由于SOC芯片外设一般较多，大部分外设测试需要使用示波器、逻辑分析仪和信号发生器等仪器辅助，且部分模块测试另外需要使用杜邦线连接，测试工作繁琐重复，且不能自动生成测试报告。针对以上问题，急需一个可以一键测试SOC芯片，并将测试结果自动生成测试报告的全自动SOC芯片测试平台。

目前在SOC芯片测试领域由于SOC芯片模块功能复杂导致的大量重复工作问题，如下：

(1) 测试SOC芯片定时器（Timer）的PWM模式时，对于SOC芯片输出不同频率、占空比和是否带死区的PWM信号时，需要使用示波器或者逻辑分析仪不断抓取不同频率、占空比和是否带死区的PWM波形进行分析，重复工作比较多；

(2) 测试SOC芯片定时器（Timer）的比较（Compare）模式时，对于SOC芯片输出不同频率、占空比的比较信号时，需要使用示波器或者逻辑分析仪不断抓取不同频率、占空比比较波形进行分析，重复工作比较多;

(3) 测试SOC芯片定时器的（Timer）的捕获（Capture）模式时，需要接信号发生器人为去设置不同频率和占空比的方波，去判断SOC芯片捕获模式下捕获的方波频率和占空比是否正确，需要人工去判断；

(4) 对于SOC芯片电源管理单元（PMU）的多种工作模式，需要手工去切换进入不同模式后通过万用表去测试相应模式电流的大小，从而判断每种模式的功耗水平；

(5) 对于SOC芯片串口（UART）的测试，常规的测试是使用串口调试助手，需要串口调试助手和SOC芯片设置同样的波特率，测试多种波特率通信较繁琐；

(6) 对于SOC芯片SPI的测试，在测试SPI主模式时，一般外接SPI从设备。而测试SPI从模式时，需要外接SPI主设备，插拔连接线比较繁琐；

(7) 对于SOC芯片I2C的测试，在测试I2C主模式时，一般外接I2C从设备。而测试I2C从模式时，需要外接I2C主设备，插拔连接线比较繁琐；

(8)对于SOC芯片的AD模块、DA模块等，目前还缺乏相关的测试手段。

发明内容

本发明的目的在于克服现有技术中存在的不足，提供一种基于FPGA的SOC芯片自动化测试工具和测试方法，避免大量的人工复杂重复性工作，以及实现测试过程的全自动化。本发明采用的技术方案是：

本发明实施例提出一种基于FPGA的SOC芯片自动化测试工具，包括相连接的上位机接口模块、FPGA芯片、高精度AD模块和高精度DA模块；所述上位机接口模块用于连接上位机，具体采用USB模块；

所述FPGA芯片上设有：

JTAG/SWD逻辑模块，用于对接SOC芯片上的JTAG/SWD模块；