[发明专利]一种任意脉冲分频输出方法

说明书

本发明公开了一种任意脉冲分频输出方法，该方法基于伺服电机和伺服驱动器实现，伺服驱动器包括有运算处理器，伺服电机包括有编码器，编码器接口与运算处理器建立通信，方法包括如下步骤：步骤S1，运算处理器通过编码器接口获取轴编码器的当前数据；步骤S2，运算处理器重构出预设时间周期内的轴编码器数据，根据轴编码器数据，利用运算处理器的高主频生成与轴位置对应的高频脉冲信号；步骤S3，运算处理器根据重构的轴编码器数据形成轴原始的高频脉冲序列；步骤S4，运算处理器根据输入的参数形成分频输出的脉冲序列。本发明既能完整、准确地实现分频输出功能，又能减少运算处理器资源消耗，并且在不降低系统性能的同时节省硬件成本。

技术领域

本发明涉及伺服电机编码器数据输出方法，尤其涉及一种任意脉冲分频输出方法。

背景技术

目前，分频输出在机床设备上广泛应用，以在机床应用说明脉冲分频输出技术。脉冲分频输出功能是指伺服驱动器将从电机轴编码器接收到的位置信息转化为脉冲串反馈到上位机的功能，分频比是描述分频功能的重要参数，分频比定义为：在电机旋转一圈范围内分频输出电路的等效脉冲数和轴编码器的等效脉冲数的比值。公式表示如下：

K＝M/N；

其中，M为一圈内伺服反馈给上位机的脉冲数；N为一圈内伺服电机轴编码器的实际脉冲数，一般为分辨率，17bit为2^17(0～131071)。

目前大多数实现方案为：用一个乘法器和一个除法器结合分频比计算单位时间内的脉冲数量和方向，然后根据脉冲的数量和方向，以及根据数量计算出脉冲的计数周期，最终计数发出对应的脉冲，然而当计算出的脉冲数量存在小数时，只能将不足整个脉冲的部分累积至下个周期发出，存在实时性差，会有脉冲不均匀的现象。

综上所述，现有的实现方案主要存在以下问题：

首先，实现分频功能需要一个乘法器和一个除法器将计算脉冲域的脉冲数量，占用FPGA硬件资源多；

其次，当计算出的单位时间脉冲数量存在小数时，需要将小数部分累积至下一时间段继续计算，实时性差，并且存在反馈数据失真。

发明内容

本发明要解决的技术问题在于，针对现有技术的不足，提供一种既能完整、准确地实现分频输出功能，又能减少运算处理器资源消耗，并且在不降低系统性能的同时节省硬件成本的任意脉冲分频输出方法。

为解决上述技术问题，本发明采用如下技术方案。

一种任意脉冲分频输出方法，该方法基于伺服电机和伺服驱动器实现，所述伺服驱动器包括有运算处理器，所述伺服电机包括有编码器，所述编码器接口与所述运算处理器建立通信，所述方法包括如下步骤：步骤S1，所述运算处理器通过编码器接口获取轴编码器的当前数据；步骤S2，所述运算处理器重构出预设时间周期内的轴编码器数据，根据所述轴编码器数据，利用所述运算处理器的高主频生成与轴位置对应的高频脉冲信号；步骤S3，所述运算处理器根据重构的轴编码器数据形成轴原始的高频脉冲序列；步骤S4，所述运算处理器根据输入的参数形成分频输出的脉冲序列。

优选地，所述步骤S1中，所述运算处理器在Tn时刻请求轴编码器数据，得到轴编码器数据为Pn，其中，n是固定时间单位的数字，途中固定时间Ts为62.5us。

优选地，所述步骤S4中输入的参数包括“分频比”或“每圈脉冲数”。

优选地，所述步骤S4中，设定单位旋转一圈的原始轴脉冲数量与编码器分辨率均为N，分频后每圈输出脉冲数为M，从所述步骤S3中可以得知，每圈至少有N个等效轴脉冲，转化为在空间上实现表达式M/N，所述运算处理器据此得到N个轴脉冲的生成点，且脉冲生成点和重构的脉冲数据具有相关性。

优选地，所述步骤S4中，表达式M/N在空间上的实现过程包括：

M/N＝(M*N)/(N*N)；