[发明专利]基于FPGA的SDIO接口系统、控制器桥接方法

权利要求书

1.一种基于FPGA的安全数字输入输出SDIO接口系统，其特征在于，所述基于FPGA的SDIO接口系统包括：设置于FPGA上的第一SDIO控制器、第二SDIO控制器和缓冲单元；

所述缓冲单元包括第一缓冲buffer和第二缓冲buffer，所述第一缓冲buffer、第二缓冲buffer采用写入端控制器的时钟作为其写入时钟、采用读取端控制器的时钟作为其读取时钟；

所述第一SDIO控制器用于接收第一控制器发送的第一数据，将所述第一数据写入所述第一缓冲buffer，还用于接收所述第一控制器发送的第一数据读取命令，从所述第二缓冲buffer读取所述第二SDIO控制器写入的数据并返回给所述第一控制器；

所述第二SDIO控制器用于接收第二控制器发送的第二数据，并将所述第二数据写入所述第二缓冲buffer，接收所述第二控制器发送的第二数据读取命令，从所述第一缓冲buffer读取所述第一SDIO控制器写入的数据并返回给所述第二控制器。

2.如权利要求1所述的基于FPGA的SDIO接口系统，其特征在于，所述第一SDIO控制器包括：

第一收发模块，用于接收所述第一控制器发送的初始化指令，并传递给第一控制模块；

所述第一控制模块，用于根据所述初始化指令对所述第一SDIO控制器进行初始化，从而与所述第一控制器建立连接。

3.如权利要求2所述的基于FPGA的SDIO接口系统，其特征在于，所述第一收发模块，还用于接收所述第一控制器发送的第一配置命令，并传递给所述第一控制模块；

所述第一控制模块，用于根据所述第一配置指令对所述第一SDIO控制器进行相应配置。

4.如权利要求3所述的基于FPGA的SDIO接口系统，其特征在于，所述第一收发模块，还用于接收所述第一控制器发送的第一写命令，并将所述第一写命令传递给所述第一控制模块；

所述第一控制模块，还用于当接收到所述第一写命令时，改变所述第一收发模块的状态，使得所述第一收发模块可以接收所述第一控制器发送的所述第一数据；

所述第一收发模块，还用于接收所述第一控制器发送的所述第一数据，并对所述第一数据进行校验，将校验通过的所述第一数据传递给所述第一控制模块；

所述第一控制模块，还用于控制所述第一收发模块将校验通过的所述第一数据写入所述第一缓冲buffer。

5.如权利要求3所述的基于FPGA的SDIO接口系统，其特征在于，

所述第一收发模块，还用于接收所述第一控制器发送的第一读取命令，将所述第一读取命令传递给所述第一控制模块；

所述第一控制模块，还用于当接收到所述第一读取命令时，改变所述第一收发模块的状态，使得所述第一收发模块可以接收所述第一控制器发送的所述第一数据读取命令；

所述第一收发模块，还用于接收所述第一控制器发送的所述第一数据读取命令，将所述第一数据读取命令传递给所述第一控制模块；

所述第一控制模块，还用于控制所述第一收发模块从所述第二缓冲buffer读取所述第二SDIO控制器写入的数据，读取的数据与所述第一数据读取命令对应，并控制所述第一收发模块对所述读取的数据进行校验、校验通过后将所述读取的数据返回给所述第一控制器。

6.如权利要求1所述的基于FPGA的SDIO接口系统，其特征在于，所述第二SDIO控制器包括：

第二收发模块，用于接收所述第二控制器发送的初始化指令，并传递给第二控制模块；

所述第二控制模块，用于根据所述初始化指令对所述第二SDIO控制器进行初始化，从而与所述第二控制器建立连接。

7.如权利要求6所述的基于FPGA的SDIO接口系统，其特征在于，所述第二收发模块，还用于接收所述第二控制器发送的第二配置命令，并传递给所述第二控制模块；

所述第二控制模块，用于根据所述第二配置指令对所述第二SDIO控制器进行相应配置。