[发明专利]半导体装置

说明书

实施方式提供电平移位电路能够长期间稳定地动作的半导体装置。实施方式的半导体装置具备增强型的第1～第6晶体管。上述第1以及上述第4晶体管为p沟道型。上述第2、第3、第5以及第6晶体管为n沟道型。上述第3晶体管的耐压比上述第2晶体管的耐压低。上述第6晶体管的耐压比上述第5晶体管的耐压低。上述第1晶体管、上述第2晶体管、以及上述第3晶体管串联连接在第1电源电位与比上述第1电源电位低的第2电源电位之间。上述第4晶体管、上述第5晶体管、以及上述第6晶体管也串联连接在上述第1电源电位与上述第2电源电位之间。

关联申请

本申请享受以日本专利申请2019－153475号(申请日：2019年8月26日)为基础申请的优先权。本申请通过参照该基础申请，包含基础申请的全部内容。

技术领域

实施方式涉及半导体装置。

背景技术

以往以来，制造出了设有对电压进行变换的电平移位电路的半导体装置。这样的半导体装置中，希望电平移位电路长期间稳定地动作。

发明内容

实施方式提供电平移位电路能够长期间稳定地动作的半导体装置。

实施方式的半导体装置具备n型阱、p型阱、设置在上述n型阱上的p型的第1～第4层、设置在上述p型阱上的n型的第5～第12层、第1～第6栅极电极、第1栅极绝缘膜、比上述第1栅极绝缘膜薄的第2栅极绝缘膜、以及第1～第8布线。上述第1栅极电极设置在上述n型阱中的上述第1层与上述第2层之间的区域的正上区域。上述第2栅极电极设置在上述n型阱中的上述第3层与上述第4层之间的区域的正上区域。上述第3栅极电极设置在上述p型阱中的上述第5层与上述第6层之间的区域的正上区域。上述第4栅极电极设置在上述p型阱中的上述第7层与上述第8层之间的区域的正上区域。上述第5栅极电极设置在上述p型阱中的上述第9层与上述第10层之间的区域的正上区域。上述第6栅极电极设置在上述p型阱中的上述第11层与上述第12层之间的区域的正上区域。上述第1栅极绝缘膜设置在上述n型阱与上述第1栅极电极之间、上述n型阱与上述第2栅极电极之间、上述p型阱与上述第3栅极电极之间、以及上述p型阱与上述第4栅极电极之间。上述第2栅极绝缘膜设置在上述p型阱与上述第5栅极电极之间、以及上述p型阱与上述第6栅极电极之间。上述第1布线连接于上述n型阱、上述第1层以及上述第3层。上述第2布线连接于上述第4层、上述第8层以及上述第1栅极电极。上述第3布线连接于上述第2层、上述第6层以及上述第2栅极电极。上述第4布线连接于上述第5层以及上述第10层。上述第5布线连接于上述第3栅极电极以及上述第5栅极电极。上述第6布线连接于上述第7层以及上述第12层。上述第7布线连接于上述第4栅极电极以及上述第6栅极电极。上述第8布线连接于上述p型阱、上述第9层以及上述第11层。

实施方式的半导体装置具备增强型的第1～第6晶体管。上述第1以及上述第4晶体管是p沟道型。上述第2、第3、第5以及第6晶体管是n沟道型。上述第3晶体管的耐压比上述第2晶体管的耐压低。上述第6晶体管的耐压比上述第5晶体管的耐压低。上述第1晶体管的源极上被施加第1电源电位。上述第2晶体管的漏极连接于上述第1晶体管的漏极，栅极上被输入第1输入信号。上述第3晶体管的漏极连接于上述第2晶体管的源极，源极上被施加比上述第1电源电位低的第2电源电位，栅极上被施加上述第1输入信号。上述第4晶体管的源极连接于上述第1电源电位，漏极连接于上述第1晶体管的栅极，栅极连接于上述第1晶体管的漏极。上述第5晶体管的漏极连接于上述第4晶体管的漏极，栅极上被输入与上述第1输入信号处于互补关系的第2输入信号。上述第6晶体管的漏极连接于上述第5晶体管的源极，源极上被施加上述第2电源电位，栅极上被输入上述第2输入信号。从上述第4晶体管的漏极输出第1输出信号，从上述第1晶体管的漏极输出与上述第1输出信号处于互补关系的第2输出信号。

附图说明

图1是示意地表示实施方式的半导体装置的截面图。

图2是表示实施方式的半导体装置的部分放大截面图。