[发明专利]锁存电路、存储器设备和方法

权利要求书

1.一种锁存电路，包括：

锁存时钟生成器，所述锁存时钟生成器被配置为基于时钟信号和第一使能信号来生成锁存时钟信号；以及

输入锁存器，所述输入锁存器被耦合到所述锁存时钟生成器以接收所述锁存时钟信号，所述输入锁存器被配置为基于所述锁存时钟信号和输入信号来生成锁存输出信号；

其中，响应于所述第一使能信号具有禁用逻辑电平，所述锁存时钟生成器被配置为将所述锁存时钟信号的逻辑电平设置为相应禁用逻辑电平，而不考虑所述时钟信号。

2.根据权利要求1所述的锁存电路，其中，

响应于所述锁存时钟信号的所述相应禁用逻辑电平，所述输入锁存器被配置为保持所述锁存输出信号的逻辑电平不变，而不考虑所述输入信号。

3.根据权利要求2所述的锁存电路，其中，

响应于所述第一使能信号具有与所述禁用逻辑电平不同的使能逻辑电平，

所述锁存时钟生成器被配置为根据所述时钟信号来切换所述锁存时钟信号的逻辑电平，并且

响应于所述锁存时钟信号的经切换的逻辑电平，所述输入锁存器被配置为根据所述输入信号来切换所述锁存输出信号的逻辑电平。

4.根据权利要求1所述的锁存电路，还包括：

使能锁存器，所述使能锁存器被配置为基于所述时钟信号和第二使能信号来生成所述第一使能信号，

其中，所述锁存时钟生成器被耦合到所述使能锁存器以接收所述第一使能信号。

5.根据权利要求1所述的锁存电路，还包括：

OR门，所述OR门被配置为基于第二使能信号和第三使能信号来生成所述第一使能信号，

其中，所述锁存时钟生成器被耦合到所述OR门以接收所述第一使能信号。

6.根据权利要求1所述的锁存电路，其中，

所述锁存时钟生成器包括：

反相器，所述反相器被配置为生成所述第一使能信号的反相信号，以及

NAND门，所述NAND门被耦合到所述反相器以接收所述第一使能信号的反相信号，并且所述NAND门被配置为基于所述时钟信号和所述第一使能信号的所述反相信号来生成所述锁存时钟信号。

7.根据权利要求1所述的锁存电路，其中，

所述锁存时钟生成器被配置为基于所述时钟信号、所述第一使能信号和第二使能信号来生成所述锁存时钟信号。

8.根据权利要求7所述的锁存电路，其中，

响应于所述第一使能信号和所述第二使能信号中的每一个具有禁用逻辑电平，

所述锁存时钟生成器被配置为将所述锁存时钟信号的逻辑电平设置为相应禁用逻辑电平，并且

响应于所述锁存时钟信号的所述相应禁用逻辑电平，所述输入锁存器被配置为保持所述锁存输出信号的逻辑电平不变，而不考虑所述输入信号。

9.一种存储器设备，包括：

存储器单元；以及

控制电路，所述控制电路被耦合以控制所述存储器单元的操作，所述控制电路包括：

锁存时钟生成器，所述锁存时钟生成器被配置为基于时钟信号和使能信号来生成锁存时钟信号；以及

输入锁存器，所述输入锁存器被耦合到所述锁存时钟生成器以接收所述锁存时钟信号，所述输入锁存器被配置为基于所述锁存时钟信号和输入信号来生成锁存输出信号；

其中，所述使能信号对应于以下各项中的至少一项：

芯片使能信号，用于使能或禁用所述存储器设备，或

写入使能信号，用于使能或禁用对所述存储器单元的写入。

10.一种操作具有存储器单元的存储器设备的方法，所述方法包括：

基于时钟信号和使能信号来生成锁存时钟信号；以及

基于所述锁存时钟信号和输入信号来生成用于控制所述存储器单元的操作的锁存输出信号，

其中，

在所述生成所述锁存时钟信号中，

响应于所述使能信号具有禁用逻辑电平，所述锁存时钟信号的逻辑电平被设置为相应禁用逻辑电平，而不考虑所述时钟信号，

在所述生成所述锁存输出信号中，

响应于所述锁存时钟信号的所述相应禁用逻辑电平，所述锁存输出信号的逻辑电平保持不变，而不考虑所述输入信号。