[发明专利]一种模拟延迟线接收机及其实现方法

权利要求书

1.一种模拟延迟线接收机，其特征在于，包括微波组件和数字组件；

所述微波组件含低噪放部件，2-18GHz滤波器部件，10dB放大器部件，二功分器部件，DLVA检波器部件，限放器部件，四功分器部件，射频延迟器部件，混频器部件和低通滤波器部件；

低噪放部件输出给2-18GHz滤波器部件；2-18GHz滤波器部件输出给10dB放大器部件；10dB放大器部件输出给二功分器部件；二功分器部件其中一路输出给DLVA检波器部件，另一路输出给限放器部件；DLVA检波器部件输出给FPGA部件；限放器部件输出给四功分器部件，四功分器部件输出给四路射频延迟器部件，四路射频延迟器部件输出给混频器部件，混频器部件输出给低通滤波器部件，低通滤波器部件输出给ADC部件；

所述数字组件含电源部件，NOR FLASH部件，ADC部件，FPGA部件；

电源部件包括模拟电源模块、数字电源模块，模拟电源单元和ADC部件连接，数字电源单元和NOR FLASH部件和FPGA部件连接；ADC部件输出给FPGA部件，与电源部件和FPGA部件相连；NOR FLASH部件与电源部件和FPGA部件相连；FPGA部件与ADC部件，电源组件和DLVA检波器部件相连。

2.根据权利要求1所述的一种模拟延迟线接收机，其特征在于，在所述2-18GHz滤波器部件后增加10dB放大器部件，进一步优化保宽检波VP的灵敏度。

3.根据权利要求2所述的一种模拟延迟线接收机，其特征在于，所述10dB放大器部件，还包括放大电路，包括电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、运算放大器U1、运算放大器U2、运算放大器U3、运算放大器U4、电感L1、电感L2、电感L3、二极管D1、二极管D2和二极管D3，所述电容C1的一端接滤波信号，所述电容C1的另一端分别与所述电阻R1的一端、所述运算放大器U1的同相输入端连接，所述电阻R1的另一端接地，所述运算放大器U1的负电源分别与所述电阻R4的一端、所述电容C3的一端连接，所述电阻R4的另一端接电源电压，所述电容C3的另一端与所述电容C4的一端接地，所述运算放大器U1的正电源分别与所述电容C4的另一端、所述电阻R5的一端连接，所述电阻R5的另一端接地，所述运算放大器U1的反相输入端分别与所述电阻R2的一端、所述电阻R3的一端连接，所述电阻R2的另一端与所述电容C2的一端连接，所述电容C2的另一端接地，所述运算放大器U1的输出端与所述电阻R3的另一端、所述电感L1的一端、所述二极管D1的正极、所述电阻R6的一端、所述运算放大器U2的同相输入端、所述电阻R8的一端、所述运算放大器U2的输出端、所述电感L2的一端、所述二极管D2的正极、所述电阻R9的一端、所述运算放大器U3的同相输入端、所述电阻R11的一端、所述运算放大器U3的输出端、所述电感L3的一端、所述二极管D3的正极、所述电阻R12的一端、所述运算放大器U4的同相输入端、所述电阻R14的一端、所述运算放大器U4的输出端均接放大信号，所述电感L1的另一端与所述二极管D1的负极均接电源电压，所述电阻R6的另一端接地，所述运算放大器U2的负电源接电源电压，所述运算放大器U2的正电源接地，所述运算放大器U2的反相输入端分别与所述电阻R8的另一端、所述电阻R7的一端连接，所述电阻R7的另一端与所述电容C5的一端连接，所述电容C5的另一端接地，所述电感L2的另一端与所述二极管D2的负极均接电源电压，所述电阻R9的另一端接地，所述运算放大器U3的负电源接电源电压，所述运算放大器U3的正电源接地，所述运算放大器U3的反相输入端分别与所述电阻R11的另一端、所述电阻R10的一端连接，所述电阻R10的另一端与所述电容C6的一端连接，所述电容C6的另一端接地，所述电感L3的另一端与所述二极管D3的负极均接电源电压，所述电阻R12的另一端接地，所述运算放大器U4的负电源接电源电压，所述运算放大器U4的正电源接地，所述运算放大器U4的反相输入端分别与所述电阻R14的另一端、所述电阻R13的一端连接，所述电阻R13的另一端与所述电容C7的一端连接，所述电容C7的另一端接地。