[发明专利]一种自动布线绕线的方法

说明书

本发明公开了一种自动布线绕线的方法，涉及集成电路技术领域。该方法包括：获取目标设计模块的初始绕线阻挡层的坐标数组；将初始绕线阻挡层的坐标数组和预设缩放因子进行乘法运算以得到缩放后的绕线阻挡层坐标数组，将该数组设为第三变量；获取目标设计模块中所有引脚的初始绕线阻挡层的坐标数组，基于该数组进行逻辑运算以得到每个引脚缩放后的绕线阻挡层坐标数组，将该数组设为第五变量；将第五变量和第三变量进行逻辑运算以得到目标设计模块及其引脚缩放后的绕线阻挡层的坐标数组，将该数组设为第六变量；基于第六变量产生带绕线阻挡层信息的图层。本发明技术方案对于引脚较多的设计模块，可减少工作人员的工作量、提高设计精度。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种自动布线绕线的方法。

背景技术

在芯片设计过程中，需要在版图上给单元、宏模块等分配物理位置，使得单元、宏模块等部件互不重叠，该过程为布局。布局之后,单元和引脚的确切位置己经确定,所需的互联也已经确定。给定一组标准单元和宏模块,以及这些组件的特性宽度、高度等,并给出连接这些单元、宏模块和引脚的一组连线即为布线。布线过程用于实现各模块的连接,生成所有连线的几何互联版图。布线过程中要遵守布线规则,如通孔间距、通孔与金属线的距离等规则。为布线预留的区域称为布线区。布线必须在布线区内进行,要遵循布线规则,不能引起布线的规则违反。

在现有技术中，一般使用EDA（Electronics Design Automation，电子设计自动化）中的工具对芯片设计模块进行布局布线。但在对某一芯片设计模块中的部分进行布局布线设计时，使用EDA工具对该芯片设计模块进行自动布线的绕线阻挡层约束范围不够，在物理验证阶段，会出现自动绕线图形与邻近设计内部版图图形间距不够产生违反DRC（Design Rule Checking，设计规则检查）的情况。另外，对于引脚较多的设计模块，手动增补绕线阻挡层工作量较大，复用效率低，精确控制性低。

发明内容

本发明的主要目的在于提供一种自动布线绕线的方法，旨在减少绕线工作量。

为实现上述目的，本发明提供一种自动布线绕线的方法，包括以下步骤：

S1、获取目标设计模块的初始绕线阻挡层的坐标数组，将该数组设为第一变量；

S2、预设缩放因子为第二变量，将所述第一变量和所述第二变量进行乘法运算以得到所述目标设计模块缩放后的绕线阻挡层坐标数组，并将该数组设为第三变量；

S3、获取所述目标设计模块中所有引脚的初始绕线阻挡层的坐标数组，将该数组设为第四变量；

S4、基于所述第四变量计算得到每个所述引脚对应的多边形坐标数组、并与所述第二变量进行乘法运算以得到每个所述引脚缩放后的绕线阻挡层坐标数组，将该数组设为第五变量；

S5、将所述第五变量和所述第三变量进行逻辑运算以得到所述目标设计模块及其引脚缩放后的绕线阻挡层的坐标数组，将该数组设为第六变量；

S6、判断所述第六变量是否符合设计需求：

若不符合设计需求，则返回步骤S2，修改所述第二变量的值；

若符合设计需求，则基于所述第六变量产生带绕线阻挡层信息的图层；

S7、在所述目标设计模块的相应位置显示绕线阻挡层信息的图层并保存。

优选地，在所述步骤S1之前还包括：

使用工具对所述目标设计模块进行自动布线绕线，以得到所述目标设计模块及其引脚的初始绕线阻挡层；判断所述初始绕线阻挡层是否符合设计需求：若符合设计需求，则进行步骤S7；若不符合设计需求，则进行步骤S1。

优选地，通过所述工具进行验证，以判断绕线阻挡层是否符合设计需求。