[发明专利]基于时钟频率的布局布线控制方法及装置、系统

说明书

本发明公开了基于时钟频率的布局布线控制方法及装置、系统，包括：时序分析装置读取布局布线装置生成的当前布局布线结果，并根据读取到的当前布局布线结果执行时序分析操作，得到当前时钟频率；时序分析装置判断当前时钟频率是否满足预先确定出的时钟频率条件；当判断结果为否时，时序分析装置生成反馈信息以提供给布局布线装置且用于提示布局布线装置重新执行布局布线操作；当获取到反馈信息时，布局布线装置根据反馈信息执行布局布线操作以生成新的当前布局布线结果，当前布局布线结果用于提供给时序分析装置。可见，实施本发明不仅能够提高布局布线结果与时序分析需求的匹配度，还能够提高布局布线结果的质量以及时序分析得到的时钟频率。

技术领域

本发明涉及布局布线控制技术领域，尤其涉及一种基于时钟频率的布局布线控制方法及装置、系统。

背景技术

FPGA(Field-Programmable Gate Array，现场可编程门阵列)的设计流程是利用EDA(Electronics Design Automation，电子设计自动化)开发软件和编程工具对FPGA芯片进行开发的过程。EDA开发软件的开发流程主要包括前端的逻辑综合流程及后端的布局布线、时序分析和功耗分析等流程，逻辑综合流程主要用于将用户设计转化为器件网表并对器件网表进行优化，布局布线流程则是将器件网表映射到芯片的物理位置上并根据器件网表中器件间的连接关系进行布线，时序分析则是在布局布线结果的基础上进行相应的分析并生成时钟频率，该时钟频率达到要求之后输出布局布线结果文件。可见，布局布线结果的质量将直接影响用户设计的时序分析及时钟频率的高低。

当前，布局布线过程和时序分析是相互独立的，且布局布线结果生成之后不再更改，时序分析只能在布局布线结果的基础上进行，导致了布局布线结果与时序分析需求的匹配度低的问题。

发明内容

本发明所要解决的技术问题在于，提供一种基于时钟频率的布局布线控制方法及装置、系统，能够提高布局布线结果与时序分析需求的匹配度。

为了解决上述技术问题，本发明实施例第一方面公开了一种基于时钟频率的布局布线控制方法，所述方法包括：

时序分析装置读取布局布线装置生成的当前布局布线结果，并根据读取到的所述当前布局布线结果执行时序分析操作，得到当前时钟频率；

所述时序分析装置判断所述当前时钟频率是否满足预先确定出的时钟频率条件；

当判断出所述当前时钟频率不满足所述时钟频率条件时，所述时序分析装置生成反馈信息，所述反馈信息用于提供给所述布局布线装置且用于提示所述布局布线装置重新执行布局布线操作；

当获取到所述反馈信息时，所述布局布线装置根据所述反馈信息执行布局布线操作，以生成新的当前布局布线结果，所述布局布线装置生成的所述当前布局布线结果用于提供给所述时序分析装置。

作为一种可选的实施方式，在本发明实施例第一方面中，在判断出所述当前时钟频率不满足所述时钟频率条件之后，所述方法还包括：

所述时序分析装置更新预先确定出的反馈控制状态值，并判断所述反馈控制状态值是否满足反馈结束控制条件；

当判断出所述反馈控制状态值不满足所述反馈结束控制条件时，所述时序分析装置执行所述的生成反馈信息的步骤。

作为一种可选的实施方式，在本发明实施例第一方面中，所述时序分析装置判断所述当前时钟频率是否满足预先确定出的时钟频率条件，包括：

所述时序分析装置判断所述当前时钟频率是否大于等于预先确定出的目标时钟频率，当判断出所述当前时钟频率不大于等于所述目标时钟频率时，确定所述当前时钟频率不满足预先确定出的时钟频率条件。

作为一种可选的实施方式，在本发明实施例第一方面中，所述方法还包括：