[发明专利]FPGA逻辑综合中实现扇出优化的方法及装置、系统

说明书

本发明公开了FPGA逻辑综合中实现扇出优化的方法及装置、系统，包括：后端处理装置读取综合后网表后判断综合后网表中的扇出器件数量是否满足后端需求；若否，则生成扇出优化导向信息以提供给前端逻辑综合装置；当获取到扇出优化导向信息时，前端逻辑综合装置根据扇出优化导向信息对综合后网表中的扇出器件执行扇出优化操作以生成新的综合后网表，综合后网表用于提供给后端处理装置。可见，实施本发明能够通过后端处理装置基于其需求引导前端逻辑综合装置优化扇区器件，为扇区器件优化提供了准确的优化依据，不仅有利于提高扇出优化方法的通用性和优化效率，还能够提高扇出优化的结果与后端需求的匹配度，进而有利于提高逻辑综合的质量。

技术领域

本发明涉及FPGA技术领域，尤其涉及一种FPGA逻辑综合中实现扇出优化的方法及装置、系统。

背景技术

FPGA(Field-Programmable Gate Array，现场可编程门阵列)的设计流程是利用EDA(Electronics Design Automation，电子设计自动化)开发软件和编程工具对FPGA芯片进行开发的过程。EDA开发软件的开发流程主要包括前端的逻辑综合流程及后端的布局布线、时序分析和功耗分析等流程，其中，逻辑综合流程具体为通过设计编译、逻辑推理、逻辑优化和技术映射等流程将寄存器转换级电路(Register Transfer Level，RTL)源码转换为综合后网表，该综合后网表中描述了所需的器件模型以及器件之间的连接关系，且器件之间通过信号进行连接，一条信号包含了一个驱动器件和多个扇出器件，一条信号包括的扇出器件过多将会对后端的布局布线、时序分析等造成影响，进而会导致布局难度增加、绕线失败、时序难以提高等问题。

为了解决上述问题，当前通常采用通用的扇出优化方法优化扇出器件的数量。然而实践发现，当前的扇出优化方法虽然可以保证扇出器件数量的全局大小，但是很难保证扇出优化后的局部结果能够满足后端需求。可见，当前的扇出优化方法存在扇出优化后的结果与后端需求的匹配度低的问题。

发明内容

本发明所要解决的技术问题在于，提供一种FPGA逻辑综合中实现扇出优化的方法及装置、系统，能够通过后端需求引导扇出优化，提高了扇出优化后的结果与后端需求的匹配度。

为了解决上述技术问题，本发明实施例第一方面公开了一种FPGA逻辑综合中实现扇出优化的方法，所述方法包括：

后端处理装置读取前端逻辑综合装置生成的综合后网表，并判断所述综合后网表中的扇出器件数量是否满足后端需求；当判断出所述综合后网表中的扇出器件数量不满足所述后端需求时，生成扇出优化导向信息，所述扇出优化导向信息用于提供给所述前端逻辑综合装置；

当获取到所述后端处理装置生成的所述扇出优化导向信息时，所述前端逻辑综合装置根据所述扇出优化导向信息对所述综合后网表中的扇出器件执行扇出优化操作以生成新的综合后网表；

其中，所述前端逻辑综合装置生成的所述综合后网表用于提供给所述后端处理装置。

作为一种可选的实施方式，在本发明实施例第一方面中，所述扇出优化导向信息包括所述综合后网表中需要执行扇出优化操作的至少一个位置区域、所述综合后网表中需要执行扇出优化操作的至少一个位置区域中每个所述位置区域处需要执行扇出优化操作的至少一个目标信号、所述综合后网表中需要执行扇出优化操作的至少一个位置区域中每个所述位置区域处需要执行扇出优化操作的每个目标信号对应的扇出优化方向中的至少一种。

作为一种可选的实施方式，在本发明实施例第一方面中，所述前端逻辑综合装置根据所述扇出优化导向信息对所述综合后网表中的扇出器件执行扇出优化操作以生成新的综合后网表，包括：

所述前端逻辑综合装置根据所述扇出优化导向信息对所述综合后网表中的扇出器件执行扇出优化操作，得到扇出优化结果；

所述前端逻辑综合装置将所述扇出优化结果更新至所述综合后网表中以生成新的综合后网表。