[发明专利]键合晶圆结构的减薄方法及晶圆级封装结构

说明书

本发明公开了一种键合晶圆结构的减薄方法及晶圆级封装结构。方法包括：提供键合晶圆结构，键合晶圆结构包括器件区和边缘区，边缘区包围器件区，器件区的支撑晶圆和盖帽晶圆之间形成器件层；对支撑晶圆进行第一处理，去除边缘区的支撑晶圆；第一处理后，自支撑晶圆远离盖帽晶圆的一侧对支撑晶圆进行减薄处理；对键合晶圆结构的边缘区进行倒角工艺，使支撑晶圆边缘、器件层边缘和盖帽晶圆的边缘在沿支撑晶圆的轴向截面上位于一条连续的弧线上，且盖帽晶圆的边缘相对于支撑晶圆的边缘突出；倒角工艺后，对盖帽晶圆的背向支撑晶圆的一面进行减薄处理。能够避免键合晶圆结构双面减薄工艺过程中的边缘破损。

技术领域

本发明涉及半导体器件制造领域，尤其涉及一种键合晶圆结构的减薄方法及晶圆级封装结构。

背景技术

自模拟射频通讯技术在上世纪90代初被开发以来，射频前端模块已经逐渐成为通讯设备的核心组件。在所有射频前端模块中，滤波器已成为增长势头最猛、发展前景最大的部件。随着无线通讯技术的高速发展，5G通讯协议日渐成熟，市场对射频滤波器的各方面性能也提出了更为严格的标准。滤波器的性能由组成滤波器的谐振器单元决定。在现有的滤波器中，薄膜体声波谐振器(FBAR)因其体积小、插入损耗低、带外抑制大、品质因数高、工作频率高、功率容量大以及抗静电冲击能力良好等特点，成为最适合5G应用的滤波器之一。

3D晶圆级封装，英文简称(WLP)，包括CIS发射器、MEMS封装、标准器件封装。是指在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个以上芯片的封装技术，它起源于快闪存储器(NOR/NAND)及SDRAM的叠层封装。主要特点包括：多功能、高效能；大容量高密度，单位体积上的功能及应用成倍提升以及低成本。

SIP(System in Package)是将多个具有不同功能的有源元件、无源元件、微机电系统(MEMS)、光学元件等其他元件，组合到一个单元中，形成一个可提供多种功能的系统或子系统，允许异质IC集成，是最好的封装集成。相比于SOC，SIP集成相对简单，设计周期和面市周期更短，成本较低，可以实现更复杂的系统。晶圆键合技术是指通过化学和物理作用将两块已镜面抛光的同质或异质的晶片紧密地结合起来，晶片结合后，界面的原子受到外力的作用而产生反应形成共价键结合成一体，并使接合界面达到特定的键合强度。

硅片上电路层的有效厚度一般为5～10um，为了保证其功能，有一定的支撑厚度是必要的，因此，硅片的厚度极限为20～30um。这只占总厚度的一小部分，占总厚度90％左右的衬底材料是为了保证硅片在制造、测试和运送过程中有足够的强度。因此，电路层制作完成后，需要对硅片进行背面减薄，使其达到所需的厚度；通常在集成电路封装前，需要对晶片背面多余的基体材料去除一定的厚度，这一工艺过程称之为晶片背面减薄工艺。

SIP会涉及到两个晶圆键合后双面减薄的工艺，由于晶圆的边缘存在无用的非键合区域，因此两个晶圆键合后，在两个晶圆的边缘之间会存在一圈间隙，即每个晶圆的边缘均存在储悬空的支边，在减薄工艺中极易造成两个晶圆的边缘破裂、崩边等边缘缺陷。

目前主流方法是在键合晶圆边缘间隙处补胶，使键合晶圆形成一个整体，然后再进行双面减薄工艺。但是边缘补胶工艺存在部分区域无胶，导致后续崩边，同时存在边缘溢胶问题，后续需要增加清洗工艺，导致成本增加，同时人工补胶工艺的风险较大。

因此需要提出一种新的键合晶圆背面减薄方法，避免键合晶圆背面减薄工艺过程中边缘破损，改善键合晶圆双面减薄的边缘缺陷，并能够减低成本、避免人工补胶的风险。

发明内容

本发明的目的在于提供一种键合晶圆结构的减薄方法及晶圆级封装结构，能够避免键合晶圆背面减薄工艺过程中边缘破损，改善键合晶圆双面减薄的边缘缺陷。为了实现上述目的，本发明提供一种键合晶圆结构的减薄方法，包括：

提供键合晶圆结构，所述键合晶圆结构包括键合在一起的支撑晶圆和盖帽晶圆，所述键合晶圆结构包括器件区和边缘区，所述边缘区包围所述器件区，所述器件区的所述支撑晶圆和所述盖帽晶圆之间形成有器件层；