[发明专利]利用断电处置的多页奇偶校验保护

说明书

本发明申请案涉及利用断电处置的多页奇偶校验保护。多种应用可包含使用存储器系统中的奇偶校验组，其中所述奇偶校验组布置成用于所述存储器系统的数据保护。可用多个数据页和奇偶校验页来构造每一奇偶校验组，数据写入在所述多个数据页中，由写入在所述多个数据页中的所述数据产生的奇偶校验数据写入在所述奇偶校验页中。奇偶校验组的每一数据页可具有存储容量，所述存储容量用以包含写入到所述数据页的数据的元数据。信息可添加到数据页的所述元数据，其中所述信息识别出在将数据写入到所述奇偶校验组的所述数据页的次序中先于所述数据页的数据页的异步断电状态。所述信息可用于再建构所述奇偶校验组中在向所述奇偶校验组写入时的不可校正错误校正码错误之后的数据。

优先权申请

本申请主张2018年12月31日申请的美国临时申请第62/786,889号(所述申请以全文引用的方式并入本文中)和2019年2月5日申请的美国申请第16/267,586号(所述申请以全文引用的方式并入本文中)的根据35U.S.C.119(e)的优先权权益。

技术领域

本发明申请案涉及存储器装置，确切地说，涉及多页奇偶校验保护。

背景技术

存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要功率来维持其数据，且易失性存储器的实例包含随机存取存储器(random-access memory；RAM)、动态随机存取存储器(dynamic random-access memory；DRAM)和同步动态随机存取存储器(synchronous dynamic random-access memory；SDRAM)等等。非易失性存储器可在未被供电时保留所存储数据，且非易失性存储器的实例包含快闪存储器、只读存储器(read-onlymemory；ROM)、电可擦除可编程ROM(electrically erasable programmable ROM；EEPROM)、静态RAM(static RAM；SRAM)、可擦除可编程ROM(erasable programmable ROM；EPROM)、电阻可变存储器，如相变随机存取存储器(phase-change random-access memory；PCRAM)、电阻式随机存取存储器(resistive random-access memory；RRAM)、磁阻式随机存取存储器(magnetoresistive random-access memory；MRAM)和三维(three-dimensional；3D)XPoint^TM存储器等等。

快闪存储器用作用于广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管浮动栅极或电荷俘获存储器单元的一或多个群组。两个常见类型的快闪存储器阵列架构包含NAND和NOR架构，以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置于矩阵中。在一实例中，阵列的一行中的每个浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每个存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列中的串中的存储器单元在源极线与位线之间源极到漏极地串联耦合在一起。

NOR和NAND架构半导体存储器阵列均通过解码器来存取，所述解码器通过选择耦合到具体存储器单元的栅极的字线来激活具体存储器单元。在NOR架构半导体存储器阵列中，一旦激活，所选存储器单元便使其数据值置于位线上，从而取决于特定单元被编程的状态而使不同电流流动。在NAND架构半导体存储器阵列中，将高偏压电压施加于漏极侧选择栅极(SGD)线。以指定传递电压(例如，Vpass)来驱动耦合到每一群组的非所选存储器单元的栅极的字线，以使每一群组的非所选存储器单元作为传递晶体管操作(例如，以不受其所存储数据值限制的方式传递电流)。电流随后从源极线通过每个串联耦合的群组流动到位线，仅受每个群组中的所选存储器单元限制，从而使所选存储器单元的当前编码数据值置于位线上。