[发明专利]半导体器件及其制造方法在审
| 申请号： | 201911380286.X | 申请日： | 2019-12-27 |
| 公开（公告）号： | CN111106163A | 公开（公告）日： | 2020-05-05 |
| 发明（设计）人： | 郝荣晖;黄敬源 | 申请（专利权）人： | 英诺赛科（珠海）科技有限公司 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L29/778;H01L21/335 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 王允方 |
| 地址： | 519085 广东省珠*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件(semiconductor device)，包含：
沟道层；
势垒层，设置于所述沟道层上；及
漏极，设置于所述势垒层上；
其中所述势垒层包含第一经掺杂半导体结构。
2.根据权利要求1所述的半导体器件，其中所述沟道层包含第二经掺杂半导体结构。
3.根据权利要求1所述的半导体器件，其中所述第一经掺杂半导体结构包含第一n型III-V族材料。
4.根据权利要求3所述的半导体器件，其中所述第一n型III-V族材料包括n型AlGaN、n型AlN、n型AlInGaN、n型GaN及n型AlInN中的至少一者。
5.根据权利要求3所述的半导体器件，其中所述第一n型III-V族材料的掺杂材料包含硅(Si)及锗(Ge)中的至少一者。
6.根据权利要求2所述的半导体器件，其中所述第二经掺杂半导体结构包含第二n型III-V族材料。
7.根据权利要求6所述的半导体器件，其中所述第二n型III-V族材料包含n型GaN、n型AlGaN、n型AlN、n型AlInGaN、n型InAlN及n型InN中的至少一者。
8.根据权利要求6所述的半导体器件，其中所述第二n型III-V族材料的掺杂材料包含Si及Ge中的至少一者。
9.根据权利要求1所述的半导体器件，还包含：
栅极导体，设置于所述势垒层上；
其中所述第一经掺杂半导体结构位于所述漏极下方并往所述栅极导体下方延伸。
10.根据权利要求2所述的半导体器件，还包含：
栅极导体，设置于所述势垒层上；
其中所述第一经掺杂半导体结构和所述第二经掺杂半导体结构位于所述漏极下方并往所述栅极导体下方延伸。
11.根据权利要求1所述的半导体器件，还包含：
衬底；及
缓冲层，所述缓冲层介于所述衬底及所述沟道层之间。
12.根据权利要求2所述的半导体器件，其中所述第二经掺杂半导体结构之厚度小于约1um。
13.根据权利要求12所述的半导体器件，其中所述第二经掺杂半导体结构具有约1014cm-3至约1020cm-3的掺杂浓度。
14.根据权利要求1所述的半导体器件，其中所述第一经掺杂半导体结构之宽度介于约10nm至约10um之间。
15.根据权利要求14所述的半导体器件，其中所述第一经掺杂半导体结构具有约1014cm-3至约1020cm-3的掺杂浓度。
16.根据权利要求1所述的半导体器件，还包含：
一源极，其位于所述沟道层上并由所述势垒层所包围。
17.根据权利要求16所述的半导体器件，还包含：
与所述源极耦合的一场板，所述场板在实质上平行于所述势垒层的一表面的方向上延伸。
18.根据权利要求2所述的半导体器件，其中所述第一经掺杂半导体结构位于所述漏极下方，并包围所述漏极。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英诺赛科（珠海）科技有限公司，未经英诺赛科（珠海）科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911380286.X/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
