[发明专利]一种嵌入式Flash片上读指令硬件加速方法和装置

说明书

本发明公开了一种嵌入式Flash片上读指令硬件加速方法和装置。其中，所述方法包括：利用预设的紧耦合的片上读指令硬件加速器架构，基于指令预译码及指令信息分类器对处理器流水线前端的指令进行归类；基于指令位宽扩展及硬件预取机制，对第一类型指令的硬件加速；基于高精度混合分支预测器机制、组相联高速缓存机制对第二类型指令的硬件加速；并基于HLS构建参数化的ESL系统模型及硬件电路生成器，对片上系统关键部件进行性能分析；通过主频硬件检测器及硬件自适应动态切换策略，对嵌入式Flash片上指令读取速度进行实时调整。采用本发明方法，能够确保片上系统在高、低频等不同应用场景均能获得最佳的嵌入式Flash片上指令读取速度，有效提升片上系统的性能。

技术领域

本发明实施例涉及计算机处理器领域，具体涉及一种嵌入式Flash片上读指令硬件加速方法和装置，另外还涉及一种电子设备和计算机可读存储介质。

背景技术

随着计算机技术的快速发展，快速、高效的计算机处理器成为本领域研究的重点。其中，片上eFlash(即嵌入式Flash)作为指令和数据的非易失性存储模块，在低功耗的嵌入式芯片SoC设计领域正得到愈加广泛的应用。处理器主要负责控制、操作系统平台和一般的信号处理等任务，eFlash则用来存储指令和数据。处理器需要访问eFlash以获得所需要的指令和数据，才能完成相应的任务处理操作。通常处理器对于指令的访问更加频繁。相对于处理器可以通过指令级并行、超标量设计和大量使用寄存器来提高性能，eFlash性能的提升只能依赖于工艺改良等为数不多的办法。因此，随着处理器性能的提升，eFlash的片上取指速度逐渐成为SoC系统性能的瓶颈，eFlash片上取指令速度的快慢会直接影响和制约着SoC的整体性能。

业界通常采用基于缓存原理的加速方案设计来缩小处理器与存储器之间的性能差距。缓存的优点在于：在命中率较高的情况下，缓存能够显著提高eFlash的读取性能，减少eFlash的访问，降低系统功耗，但也存在明显的不足：1、缓存容量大，成本高，会带来较大的硬件开销；2、在循环超过缓存容量以及循环较少的应用场景中，缓存命中率低，加速性能不明显。

随着AIoT等应用场景越来越多样化，仅仅依靠单纯的预取或者缓存均不能获得最优的性能加速。因此，研究如何提高eFlash的片上指令读取速度对于提高SoC系统的整体性能有着重要意义。

发明内容

为此，本发明实施例提供一种嵌入式Flash片上读指令硬件加速方法，以解决现有技术中存在的针对嵌入式Flash片上指令读取速度的加速性能不明显，已无法满足当前用户实际需求的问题。

为了实现上述目的，本发明实施例提供如下技术方案：

第一方面，本发明实施例提供一种嵌入式Flash片上读指令硬件加速方法，包括：利用预设的紧耦合的片上读指令硬件加速器架构，基于指令预译码及指令信息分类器，对处理器流水线前端的指令进行归类；基于预设的指令位宽扩展及硬件预取机制，对第一类型指令的硬件加速；基于预设的高精度混合分支预测器机制、组相联高速缓存机制，对第二类型指令的硬件加速；并基于HLS构建参数化的ESL系统模型及硬件电路生成器，对嵌入式Flash片上系统关键部件进行性能分析；通过预设的主频硬件检测器及硬件自适应动态切换策略，对所述嵌入式Flash片上指令读取速度进行硬件级的实时调整。

进一步的，所述的嵌入式Flash片上读指令硬件加速方法，还包括：触发预设的所述主频硬件检测器；根据所述主频硬件检测器及所述嵌入式Flash片上读操作的时序制定加速策略，基于所述加速策略对嵌入式Flash片上读指令操作进行加速。