[发明专利]一种基于大数据的软件开发方案的生成方法及系统

说明书

本发明涉及大数据应用技术领域，尤其是一种基于大数据的软件开发方案的生成方法及系统，括输入模块、内部数据模块和核心模块，所述输入模块的输出端与内部数据模块的输入端连接，所述内部数据模块的输出端与输出模块以及核心模块的输入端连接，所述输入模块包括界面模块、和XDL文件读入器模块、约束编辑器模块和约束文件读入器模块，所述输出模块包括Verilog输出器模块、XDL输出器模块、网表报告输出器模块以及约束文件输出器模块，该基于大数据的软件开发方案的生成方法及系统布局确定每个网表示例在FPGA上的物理位置，布线是利用优先的布线资源将各个单元链接起来，比特流生成器是将电路设计结果用比他文件来存储。

技术领域

本发明涉及大数据应用技术领域，尤其涉及一种基于大数据的软件开发方案的生成方法及系统。

背景技术

目前广泛使用的面向对象开发方法包括Booch方法、Rumbaugh方法、Coad和Yourdon方法、Jacobson方法、Wirfs-Brock方法和统一建模方法等。但是，在现有的技术条件下，需要人工的分析所需要的消耗成本，项目模式等，带来巨大的人力成本，消耗不必要的时间，因此需要一种基于大数据的智能软件开发方法，一次来提高开发的效率。

发明内容

本发明的目的是为了解决现有技术中存在的缺点，而提出的一种基于大数据的软件开发方案的生成方法及系统。

为了实现上述目的，本发明采用了如下技术方案：

设计一种基于大数据的软件开发方案的生成方法及系统，包括输入模块、内部数据模块和核心模块，所述输入模块的输出端与内部数据模块的输入端连接，所述内部数据模块的输出端与输出模块以及核心模块的输入端连接，所述输入模块包括界面模块、和XDL文件读入器模块、约束编辑器模块和约束文件读入器模块，所述输出模块包括Verilog输出器模块、XDL输出器模块、网表报告输出器模块以及约束文件输出器模块，所述内部数据模块包括数据据模型模块、器件模型模块、系统数据模块以及约束数据模块，所述核心模块包括逻辑优化模块、RTL模块、工艺映射模块、反映射模块、组装模块、布局模块、布线模块以及比特流生成器。

优选的，所述输入模块的主要功能在于方便用户输入，输入的方式可通过界面使用verilog语言直接书写逻辑和约束，也可以直接导入约约束和verilog文件，用户也可以通过界面模板导入XDL文件和约束文件。

优选的，所述内部文件模块的主要功能在于作用于本系统模块之间的交互，使用同一的内部设局能够减少模块交互的错误，提高交互效率，降低模块支架的耦合性，网表数据模块主要存储网表相关信息，器件模型描述器件全部信息。

优选的，所述输出模块的功能是将核心模块的中间结果以文件或其他形式输出没用于本系统测试和用户分析，verilog输出器是将用户在界面书写的verilog语言输出到.V文件中，XDL输出器是将内部数据中的网表星系输出到XDL文件中，网表报告书输出器是将网表状态，资源利用率、位置报告信息输出到文件或界面上。

本发明提出的一种基于大数据的软件开发方案的生成方法及系统，有益效果在于：利用RTL模块实现电路行为到电路结构的转换，生成工艺无关的电路，逻辑优化是实用更简单的功能等价逻辑结构替代原来的结构，工艺映射是结合相关的电路工艺对电路进一部的优化，布局确定每个网表示例在FPGA上的物理位置，布线是利用优先的布线资源将各个单元链接起来，比特流生成器是将电路设计结果用比他文件来存储。

附图说明

图1为本发明提出的一种基于大数据的软件开发方案的生成方法及系统原理框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。