[发明专利]具有单光子雪崩二极管像素的半导体器件

权利要求书

1.一种图像像素，包括：

单光子雪崩二极管，所述单光子雪崩二极管耦接在第一电源电压端子和第二电源电压端子之间；

第一复位路径，所述第一复位路径将所述单光子雪崩二极管耦接到所述第二电源电压端子；和

第二复位路径，所述第二复位路径将所述单光子雪崩二极管耦接到所述第二电源电压端子。

2.根据权利要求1所述的图像像素，其中所述第一电源电压端子被配置为提供正电源电压，并且所述第二电源电压端子被配置为提供接地电压。

3.根据权利要求2所述的图像像素，其中所述单光子雪崩二极管具有耦接到所述第一电源电压端子的第一端子和耦接到节点的第二端子，并且其中第一晶体管和第二晶体管并联耦接在所述节点和所述第二电源电压端子之间。

4.根据权利要求2所述的图像像素，还包括：

第一晶体管，所述第一晶体管沿着所述第一复位路径耦接；

第二晶体管，所述第二晶体管沿着所述第二复位路径耦接；和

逻辑电路，所述逻辑电路被配置为生成用于所述第一晶体管的栅极端子的第一控制信号和用于所述第二晶体管的栅极端子的第二控制信号，其中所述第一控制信号是所述第二控制信号的反相型式。

5.根据权利要求4所述的图像像素，还包括：

读出路径，所述读出路径将所述单光子雪崩二极管耦接到读出电路；和

延迟电路，所述延迟电路沿着所述读出路径插置，其中所述延迟电路具有耦接到所述逻辑电路的输入。

6.根据权利要求5所述的图像像素，还包括：

缓冲电路，所述缓冲电路沿着所述读出路径插置在所述延迟电路和所述读出电路之间，其中所述缓冲电路具有耦接到所述逻辑电路的输出，并且所述逻辑电路被配置为基于从所述延迟电路的所述输入和所述缓冲电路的所述输出接收的信号来生成所述第一控制信号和所述第二控制信号；

第三晶体管，所述第三晶体管沿着所述第一复位路径与所述第一晶体管串联耦接，其中所述延迟电路的输出耦接到所述第三晶体管的栅极端子；和

切换电路，所述切换电路可操作为将所述延迟电路的所述输入耦接到第三电源电压端子，并且可操作为将所述延迟电路的输出耦接到所述第二电源电压端子。

7.一种半导体器件，包括：

像素，所述像素包括：

单光子雪崩二极管，所述单光子雪崩二极管具有耦接到电源电压端子的第一端子和耦接到节点的第二端子，其中所述节点响应于入射光子被上拉至第一电压；

第一晶体管，所述第一晶体管耦接到所述节点，并且所述第一晶体管可操作为将所述节点下拉至第二电压；和

第二晶体管，所述第二晶体管耦接到所述节点，并且所述第二晶体管可操作为将所述节点下拉至所述第二电压。

8.根据权利要求7所述的半导体器件，其中所述像素包括与所述第一晶体管串联耦接的第三晶体管，并且其中所述第一晶体管和所述第三晶体管可操作为将所述节点下拉至所述第二电压。

9.根据权利要求8所述的半导体器件，其中所述像素包括：

读出电路，所述读出电路耦接到所述节点；

延迟电路，所述延迟电路插置在所述节点和所述读出电路之间；

上拉晶体管，所述上拉晶体管将所述节点耦接到第一附加的电源电压端子；和

下拉晶体管，所述下拉晶体管将所述延迟电路的输出耦接到第二附加的电压端子，其中所述上拉晶体管和所述下拉晶体管在所述像素未激活时启用。

10.根据权利要求8所述的半导体器件，其中所述像素包括读出路径，其中所述第一晶体管是基于沿着所述读出路径生成的第一信号来被控制的，其中所述第二晶体管是基于沿着所述读出路径生成的第二信号来被控制的，并且其中所述第三晶体管是基于沿着所述读出路径生成的第三信号来被控制的。