[发明专利]半导体存储器装置及其操作方法在审
申请号: | 201911392763.4 | 申请日: | 2019-12-30 |
公开(公告)号: | CN111933204A | 公开(公告)日: | 2020-11-13 |
发明(设计)人: | 安成浩 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C16/26 | 分类号: | G11C16/26 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 刘久亮;黄纶伟 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储器 装置 及其 操作方法 | ||
1.一种半导体存储器装置,该半导体存储器装置包括:
存储器单元阵列,所述存储器单元阵列包括多个存储器单元;
外围电路,所述外围电路被配置为对所述存储器单元阵列中存储的设置信息执行读取操作;
操作信息储存器,所述操作信息储存器被配置为存储所述设置信息;以及
控制逻辑,所述控制逻辑被配置为控制由所述外围电路执行的所述读取操作和所述操作信息储存器的存储操作,
其中,所述控制逻辑控制所述外围电路和所述操作信息储存器,使得所述操作信息储存器存储第一设置信息的存储区间与所述外围电路从所述存储器单元阵列中读取第二设置信息的读取区间彼此至少部分地交叠。
2.根据权利要求1所述的半导体存储器装置,
其中,所述存储器单元阵列包括用户区域和保留区域,并且
其中,所述设置信息被存储在所述保留区域中。
3.根据权利要求1所述的半导体存储器装置,其中,在初始化操作期间将所述设置信息存储在所述操作信息储存器中。
4.根据权利要求1所述的半导体存储器装置,其中,所述多个存储器单元包括非易失性存储器单元,并且所述操作信息储存器包括易失性存储器。
5.根据权利要求1所述的半导体存储器装置,其中,所述控制逻辑控制所述操作信息储存器和所述外围电路,使得在从所述操作信息储存器开始存储所述第一设置信息时的时间起已经经过了预定的等待时段之后,所述外围电路开始用于读取所述第二设置信息的所述读取操作。
6.根据权利要求1所述的半导体存储器装置,其中,在所述设置信息当中的关于所述读取操作的选项信息被存储在所述操作信息储存器中之后,所述存储操作和所述读取操作被执行为使得用于存储所述第一设置信息的所述存储区间与用于读取所述第二设置信息的所述读取区间彼此至少部分地交叠。
7.一种半导体存储器装置,该半导体存储器装置包括:
存储器单元阵列,所述存储器单元阵列包括多个存储器单元;
外围电路,所述外围电路被配置为对所述存储器单元阵列中存储的设置信息执行读取操作;
操作信息储存器,所述操作信息储存器被配置为存储所述设置信息;以及
控制逻辑,所述控制逻辑被配置为控制由所述外围电路执行的所述读取操作和所述操作信息储存器的存储操作,
其中,所述控制逻辑控制所述外围电路和所述操作信息储存器,使得基于关于所述读取操作的选项信息是否存储在所述操作信息储存器中,所述操作信息储存器存储第一设置信息的存储区间与所述外围电路从所述存储器单元阵列中读取第二设置信息的读取区间彼此可选地交叠。
8.根据权利要求7所述的半导体存储器装置,其中,所述控制逻辑控制所述操作信息储存器和所述外围电路的操作,使得当关于所述读取操作的所述选项信息未存储在所述操作信息储存器中时,所述操作信息储存器存储所述第一设置信息的存储区间与所述外围电路从所述存储器单元阵列中读取所述第二设置信息的读取区间彼此不交叠。
9.根据权利要求8所述的半导体存储器装置,其中,在所述第一设置信息被存储在所述操作信息储存器中之后,所述控制逻辑控制所述外围电路以开始对所述第二设置信息的所述读取操作。
10.根据权利要求7所述的半导体存储器装置,其中,所述控制逻辑控制所述操作信息储存器和所述外围电路的操作,使得当关于所述读取操作的所述选项信息存储在所述操作信息储存器中时,所述操作信息储存器存储所述第一设置信息的存储区间与所述外围电路从所述存储器单元阵列中读取所述第二设置信息的所述读取区间彼此交叠。
11.根据权利要求10所述的半导体存储器装置,其中,所述控制逻辑控制所述外围电路,以在从所述第一设置信息开始被存储到所述操作信息储存器中时的时间起已经经过了预定的等待时段之后,开始所述第二设置信息的所述读取操作。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911392763.4/1.html,转载请声明来源钻瓜专利网。