[发明专利]一种闪存及其制造方法在审
申请号: | 201911393976.9 | 申请日: | 2019-12-30 |
公开(公告)号: | CN113129940A | 公开(公告)日: | 2021-07-16 |
发明(设计)人: | 胡洪;冯骏 | 申请(专利权)人: | 北京兆易创新科技股份有限公司 |
主分类号: | G11C5/02 | 分类号: | G11C5/02;G11C5/06;G11C16/08;G11C16/24;H01L27/11524;H01L27/11529 |
代理公司: | 北京品源专利代理有限公司 11332 | 代理人: | 孟金喆 |
地址: | 100083 北京市海淀*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 闪存 及其 制造 方法 | ||
1.一种闪存,其特征在于,包括:多个闪存单元、多个位线单元和多条字线,所述闪存单元具有第一源漏区、第二源漏区和控制栅;
所述多个闪存单元呈阵列排布,一条所述字线与一行所述闪存单元中每个所述闪存单元的控制栅分别电连接,一列所述闪存单元与一个所述位线单元电连接,一个所述位线单元包括一条第一位线和一条第二位线;
一列所述闪存单元,奇数位所述闪存单元的第一源漏区和偶数位所述闪存单元的第一源漏区均共同连接至对应所述位线单元的所述第一位线,奇数位所述闪存单元的第二源漏区和偶数位所述闪存单元的第二源漏区均共同连接至对应所述位线单元的所述第二位线,其中,一列所述闪存单元的第一源漏区注入形成所述第一位线,一列所述闪存单元的第二源漏区注入形成所述第二位线。
2.根据权利要求1所述的闪存,其特征在于,一列所述闪存单元,奇数位所述闪存单元的第一源漏区和上一级偶数位所述闪存单元的第一源漏区电连接再共同连接至对应的所述第一位线,和/或,奇数位所述闪存单元的第二源漏区和下一级偶数位所述闪存单元的第二源漏区电连接再共同连接至对应的所述第二位线。
3.根据权利要求1所述的闪存,其特征在于,一列所述闪存单元,所述第一位线复用为该列所述闪存单元的源极线。
4.根据权利要求1所述的闪存,其特征在于,所述闪存单元包括:由N+掺杂区组成的第一源漏区和第二源漏区,所述第一源漏区和所述第二源漏区之间形成有P型掺杂的沟道区,在所述沟道区的上方依次形成有浮栅和控制栅;
所述第一源漏区和所述第二源漏区呈对称结构,所述第一源漏区连接至对应的所述第一位线,所述第二源漏区连接至对应的一条所述第二位线,所述控制栅连接至对应的一条所述字线。
5.根据权利要求4所述的闪存,其特征在于,一列所述闪存单元,奇数位所述闪存单元的第一源漏区复用为上一级偶数位所述闪存单元的第一源漏区;和/或,
奇数位所述闪存单元的第二源漏区复用为下一级偶数位所述闪存单元的第二源漏区。
6.一种闪存的制造方法,其特征在于,包括:
提供一衬底;
在所述衬底上形成多个浮栅结构,所述浮栅结构包括依次层叠的沟道区、隧穿氧化层、浮栅以及形成在所述浮栅侧壁的间隔氧化层;
在相邻两个所述浮栅结构之间的衬底表面采用注入工艺形成源漏区,并在所述源漏区上形成第一层间氧化层;
刻蚀去除部分厚度所述第一层间氧化层,再去除裸露出的所述间隔氧化层,沉积形成多晶硅间隔氧化层;
形成多个控制栅,并去除相邻两个所述控制栅之间的膜层以漏出所述源漏区表面和所述沟道区表面;
在所述控制栅上形成金属硅化物层,并在相邻两个所述控制栅之间形成第二层间氧化层。
7.根据权利要求6所述的制造方法,其特征在于,在所述浮栅结构的一侧注入形成的所述源漏区作为所述闪存的一条位线,在该浮栅结构的另一侧注入形成的所述源漏区作为所述闪存的一条源线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京兆易创新科技股份有限公司,未经北京兆易创新科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911393976.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种指示方法及设备
- 下一篇:乙烯环氧化银催化剂的开车方法