[发明专利]半导体结构的形成方法

说明书

本申请公开了一种半导体结构的形成方法，包括：提供栅极心轴掩模图案和第一栅极掩模图案；消除第一栅极掩模图案中的间隙，使第一栅极掩模图案形成辅助掩模图案；组合栅极心轴掩模图案和辅助掩模图案，以形成目标掩膜图案；提供衬底，衬底上形成有栅极结构材料层；基于目标掩膜图案在栅极结构材料层上形成主心轴结构和伪心轴结构，主心轴结构对应栅极心轴掩模图案，伪心轴结构对应第一栅极掩模图案；在伪心轴结构的侧壁形成伪侧墙，在主心轴结构的侧壁形成主侧墙；以及在形成主侧墙和伪侧墙之后，去除主心轴结构、伪心轴结构和伪侧墙。所述半导体结构的形成方法减小刻蚀负载效应并改善CD均一性。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

在半导体制造工艺中，可以根据所要形成的半导体结构的关键尺寸(CriticalDimension，CD)的大小而选择合适的制造工艺。对于CD较小的半导体结构， 可以采用自对准双重成像工艺(Self-Aligned Double Patterning，SADP)来形成。 然而，在SADP工艺中，心轴结构在密度过低的区域容易引发刻蚀负载效应，导 致最终获得的半导体结构的CD均一性较差。因此，需要新的半导体结构及其形 成方法来提高半导体结构的性能。

发明内容

鉴于以上所述现有技术的缺点，本申请的目的在于提供一种半导体结构的 形成方法，以减小刻蚀负载效应并改善CD均一性。

本申请的一个方面提供了一种半导体结构的形成方法，所述方法包括：提 供栅极心轴掩模图案和第一栅极掩模图案；消除所述第一栅极掩模图案中的间 隙，使所述第一栅极掩模图案形成辅助掩模图案；组合所述栅极心轴掩模图案 和所述辅助掩模图案，以形成目标掩膜图案；提供衬底，所述衬底上形成有栅 极结构材料层；基于所述目标掩膜图案在所述栅极结构材料层上形成主心轴结 构和伪心轴结构，所述主心轴结构对应所述栅极心轴掩模图案，所述伪心轴结 构对应所述第一栅极掩模图案；在所述伪心轴结构的侧壁形成伪侧墙，在所述 主心轴结构的侧壁形成主侧墙；以及在形成所述主侧墙和所述伪侧墙之后，去 除所述主心轴结构、所述伪心轴结构和所述伪侧墙。

可选的，去除所述主心轴结构、所述伪心轴结构和所述伪侧墙的过程包括： 在去除所述主心轴结构和所述伪心轴结构之后，去除所述伪侧墙。

可选的，所述半导体结构的形成方法还包括：在去除所述主心轴结构和所 述伪心轴结构之后，对所述主侧墙进行切割处理；在进行所述切割处理的过程 中，去除伪侧墙。

可选的，消除所述第一栅极掩模图案中的间隙的步骤包括：放大所述第一 栅极掩模图案中的一个或多个图形，直至所述第一栅极掩模图案中的所有间隙 都被消除。

可选的，所述第一栅极掩模图案包括多个第一子图形，所述第一子图形的 形状为矩形，所述多个第一子图形沿第一子图形的宽度方向平行布置且以预定 间隔隔开，其中，放大所述第一栅极掩模图案中的一个或多个图形的步骤包括： 使每个第一子图形在第一子图形的宽度方向上向两侧均等地延伸，所延伸的量 大于或等于所述预定间隔。

可选的，消除所述第一栅极掩模图案中的间隙的步骤包括：向所述第一栅 极掩模图案中添加一个或多个图形以填补所述第一栅极掩模图案中的间隙，直 至所述第一栅极掩模图案中的所有间隙都被消除。

可选的，在对所述主侧墙进行切割处理之前，所述主侧墙为环状结构，各 主侧墙包括相对的第一区和相对的第二区，所述第一区的两端分别与所述第二 区连接，所述第一区的延伸方向平行于所述主心轴结构的延伸方向；对所述主 侧墙进行切割处理包括：去除所述第二区；或者，在去除所述第二区的同时将 所述第一区在所述第一区的延伸方向上切断。