[发明专利]一种高速数字n/γ波形实时甄别的系统及方法

权利要求书

1.一种高速数字n/γ波形实时甄别的系统包括BC501A型液体闪烁体探测器，双通道高速AD并行交替采样电路、FPGA处理单元和上位机；

其特征在于：BC501A型液体闪烁体探测器将信号分两路传送给两个14位、500mps的AD9684芯片，芯片将数据进行初步处理再将处理好的数据汇总传送给FPGA处理单元，FPGA处理单元进一步处理信号，再将最后处理结果传送给上位机；

两片采样位数为14位，采样速率为500MSps的AD9684芯片组成的高速并行交替采样AD电路、xc7a100tfgg4842l芯片组成的FPGA数字处理单元和RS232串口数据发送电路组成；

探测器模块输出的电脉冲经过放大和单端转LVDS差分类型等信号调理后，送入高速AD电路中进行全波形数字采样；

在FPGA中将两通道采样位数为14位，采样速率为500MSPS的数字信号整合成单通道14位，1GSps的数据流，利用算法对信号进行处理和甄别；最后将相关的甄别参数和粒子测量参数通过串口发送到上位机中，显示甄别参数二维分布及相应的中子和γ谱。

2.一种高速数字n/γ波形实时甄别方法，其特征在于：波形实时甄别的具体步骤如下；

1)n/γ射线入射到BC501A型液体闪烁体探测器中，光电倍增管阳极收集电脉冲信号；

2)模拟脉冲信号经过简单调理后，连接双通道AD采样电路交替并行高速采样，全波形量化为数字信号；

3)两通道并行采样数据流送入FPGA，在FPGA中首先将该两通道信号拼接整合成单通道双倍采样速率的数据流；然后对数据流进行数字滤波平滑、阈值判别、基线估计与恢复、堆积判别等处理；最后提取脉冲归一化后的面积值和后沿时间两部分甄别参数；结合该两部分甄别参数特征，与设定的阈值参数综合比较，最终确定粒子类型；

4)根据通讯协议内容对测量数据进行打包，送入RS232串口发送模块；5)上位机接收有效测量数据后，显示甄别参数的二维分布及相应的中子和γ谱分布；

上述步骤5)的具体步骤如下：5.1)上位机接收串口发送过来的数据包，根据通讯协议对数据包进行解析；5.2)对数据包中的数据做CRC验证校验，校验结果与包尾的校验值比较，判断数据的准确性；5.3)对有效数据包中的测量数据显示，显示甄别参数的二维分布结果及相应的中子和γ谱分布。

3.如权利要求2所述的一种高速数字n/γ波形实时甄别方法，其特征在于：上述步骤2)的具体步骤如下：2.1)对光电倍增管阳极输出的模拟信号进行放大和单端信号转LVDS差分信号调理；2.2)调理后的模拟信号接入高速AD采样电路完成全波形数字采样；为实现1GSps、14位采样精度、模拟带宽达到2GHz的系统采样指标，选用了两片采样精度为14位，采样速率为500MSps的AD9684芯片完成双通道交替并行采样系统设计；2.3)基于时间交替并行采样技术原理，由FPGA配置ADC采样时钟和片选等信号输入完成相关采样过程。

4.如权利要求2所述的一种高速数字n/γ波形实时甄别方法，其特征在于：上述步骤3)的具体步骤如下：3.1)在FPGA中逐点将两通道数据拼接整合成单通道采样位数为14位，采样速率为1GSps的数字数据流；3.2)根据数字信号的频谱特征，选用合适滤波算法降噪处理；3.3)逐点对采样量进行阈值比较，若采样量连续多次大于所设定的阈值，则认为检测到一个有效核脉冲，该时刻为核脉冲到来的起始时刻；若在脉冲的后沿时刻，采样量连续多次小于所设定的阈值，则认为该脉冲结束；从脉冲开始时刻到脉冲结束时刻持续的时间段为一个有效核脉冲区间；3.4)在无效核脉冲范围内，根据基线估计算法计算选取的64个采样量的平均值，该数值结果作为即将到来相邻脉冲的基线值，最终基线恢复的结果为原始采样量减去基线估计值；3.5)对数字信号进行堆积识别，如果脉冲发生堆积则予以排除，后续再做计数率校正工作；3.6)对没有发生堆积的脉冲进行参数提取，获取脉冲归一化后的面积值和后沿时间两部分甄别参数；3.7)将脉冲归一化后的面积值与后沿时间分别与设定的阈值综合比较，最终确定入射粒子的类型。