[发明专利]一种基于ATE的芯片动态负载测试方法

说明书

本发明公开了一种基于ATE的芯片动态负载测试方法，采用VOH/VOL静态测试方法，静态测试时，芯片的所有输出管脚被预置到要求的输出逻辑状态，VOH预置为1，VOL预置为0，测试机的PMU单元通过内部继电器的切换连接到待测的输出管脚，接着在输出管脚上加对应方向的负载电流，测量此时管脚上的电压值，并与芯片要求的驱动能力范围相比较，如果测量值低于VOH/高于VOL，则判不合格，J750上选择PPMU资源，一次并行完成所有的输出管脚的测试；本发明提供的一种基于ATE的芯片动态负载测试方法，实现了对驱动能力强的大负载电流芯片的并行测试，根据不同待测器件的需求，适当调整电流设置，执行上述方案，可提高VOH/VOL的测试效率。

技术领域

本发明涉及集成电路的直流参数测试技术领域，具体是一种基于ATE的芯片动态负载测试方法。

背景技术

集成电路比较常见的直流参数测试包括接触测试、漏电电流测试、电源功耗测试、空载/带载驱动能力测试、输入高低电平测试等等。当使用J750测试平台测试芯片时，根据芯片具体的特性不同，有些芯片需要ATE force很大电流去模拟芯片带载状态，对芯片的驱动能力进行测试，但是J750测试平台用PPMU对芯片各个管脚电压并行测试时，对负载电流有一定限制。本发明介绍了一种测试方法，在750系统中，保持对管脚驱动测试的并行状态，并扩展机台资源force的最大电流上限，缩短了IOH/IOL较大的芯片的测试时间。

目前集成电路技术发展很快，新的产品有运行速度快、驱动能力强、模拟精度高等优点。J750大规模集成电路测试系统是泰瑞达公司低成本、高效率并行测试的测试仪器，拥有一套完整的数字、直流、模拟仪器套件，涵盖广泛的半导体测试要求，并可以提供多site高密度并行测试，被广泛应用于集成电路的批量测试筛选。然而J750大规模集成电路测试系统在并行测试驱动能力比较强的芯片的时候，负载电流有比较大的限制，当芯片的电特性中需要的负载电流大于PPMU电流的极限值了，PPMU就满足不了一些驱动能力强的芯片的测试需求了，当不选择PPMU资源时，测试机一般会改为使用BPMU，BPMU负载电流范围大于PPMU，但是由于多个pin只有一个BPMU资源，BPMU只能串行状态测试，当需要测试的I/O pin比较多时，会明显增加测试时间。

本发明中的方法应用于集成电路的直流参数测试，介绍了一种使用Teradyne 750测试平台测试集成电路驱动能力的方法。

发明内容

本发明为解决上述技术问题而采用的技术方案是提供一种基于ATE的芯片动态负载测试方法，解决J750 PPMU force current上限比较低、对负载电流较大的芯片无法并行测试、只能串行测试的问题，此项技术方案提高了芯片测试效率，其中，具体技术方案为：

采用VOH/VOL静态测试方法，静态测试时，芯片的所有输出管脚被预置到要求的输出逻辑状态，VOH预置为1，VOL预置为0，测试机的PMU单元通过内部继电器的切换连接到待测的输出管脚，接着在输出管脚上加对应方向的负载电流，测量此时管脚上的电压值，并与芯片要求的驱动能力范围相比较，如果测量值低于VOH/高于VOL，则判不合格，J750上选择PPMU资源，一次并行完成所有的输出管脚的测试；

芯片加负载电流的方式，一部分负载电流通过PMU单元加入，limit参考PPMUSpecs，另一部分通过Pin Levels sheet设置，Pin Levels在IO pin设置时，通过设置电流源、电流陷和门限电压，加入另一部分负载电流，最后测试芯片驱动能力依然是使用PPMU并行测试。

上述的基于ATE的芯片动态负载测试方法，其中：基于PPMU在force current有限制，当芯片要求的负载电流大于PPMU电流的极限值，芯片VOH/VOL参数无法并行测试，改为选择BPMU串行测试。

本发明相对于现有技术具有如下有益效果：