[发明专利]半导体存储装置及存储器系统

权利要求书

1.一种半导体存储装置，

具备：

存储单元，能够存储2比特以上的数据；

第1电路，包含第1锁存器群及第2锁存器群，该第1锁存器群包含第1及第2数据锁存电路，该第2锁存器群包含第3及第4数据锁存电路；及

控制电路，控制写入动作；且

所述控制电路是，

在从外部接收到第1及第2数据的情况下，将所述第1及第2数据分别存储在所述第1及第2数据锁存电路中，

将所述第1及第2数据分别从所述第1及第2数据锁存电路复制到所述第3及第4数据锁存电路中，

使用存储在所述第1及第2数据锁存电路中的数据，执行所述写入动作。

2.根据权利要求1所述的半导体存储装置，其中

所述控制电路在从外部接收到第1指令的情况下，执行复制所述第1及第2数据的动作。

3.根据权利要求1所述的半导体存储装置，其中

所述第1电路包含感测放大器及与所述感测放大器连接的数据线，

所述第1至第4数据锁存电路经由所述数据线并联连接。

4.根据权利要求1所述的半导体存储装置，其中

所述第1电路包含：

感测组件；

第1数据线，与所述感测放大器连接；

第2及第3数据线；

第1开关元件，连接在所述第1数据线和所述第2数据线之间；及

第2开关元件，连接在所述第1数据线和所述第2数据线之间；且

所述第1及第3数据锁存电路经由所述第2数据线并联连接，

所述第2及第4数据锁存电路经由所述第3数据线并联连接。

5.根据权利要求1所述的半导体存储装置，其中

所述第1电路包含感测放大器及与所述感测放大器连接的数据线，

所述第1及第2数据锁存电路经由所述数据线并联连接，

所述第1及第3数据锁存电路不经由所述数据线地串联连接，

所述第2及第4数据锁存电路不经由所述数据线地串联连接。

6.一种半导体存储装置，

具备：

存储单元，能够存储2比特以上的数据；

第1电路，包含第1至第4数据锁存电路；及

控制电路，控制写入动作及读出动作；且

所述控制电路是，

在所述写入动作中从外部接收到第1及第2数据的情况下，将所述第1及第2数据分别存储在所述第1及第2数据锁存电路中，

在所述读出动作中从外部接收到第1指令的情况下，将从所述存储单元读出的读出数据存储在所述第3数据锁存电路中，

在所述读出动作中从外部接收到第2指令的情况下，将所述读出数据存储在所述第4数据锁存电路中。

7.根据权利要求6所述的半导体存储装置，其中

所述读出动作包含当接收到第1指令时执行的第1读取、及当接收到第2指令时执行的第2读取，在所述第1读取和所述第2读取中指定同一地址，

所述第3数据锁存电路存储所述第1读取的结果，

所述第4数据锁存电路存储所述第2读取的结果。

8.根据权利要求6所述的半导体存储装置，其中

所述第1电路包含感测放大器及与所述感测放大器连接的数据线，

所述第1至第4数据锁存电路经由所述数据线并联连接。

9.根据权利要求1至8中任一项所述的半导体存储装置，其

还具备经积层的第1及第2芯片，

所述存储单元设置在所述第1芯片上，

所述第1电路设置在所述第2芯片上。

10.一种存储器系统，

具备：

半导体存储装置；及

存储器控制器，向所述半导体存储装置发出第1及第2指令；且

所述半导体存储装置具备：

存储单元，能够存储2比特以上的数据；

第1电路，包含第1至第4数据锁存电路；及

控制电路，控制写入动作及读出动作；且

所述控制电路是，

在所述写入动作中从所述存储器控制器接收到第1及第2数据的情况下，将所述第1及第2数据分别存储在所述第1及第2数据锁存电路中，

在所述读出动作中从所述存储器控制器接收到所述第1指令的情况下，将从所述存储单元读出的读出数据存储在所述第3数据锁存电路中，

在所述读出动作中从所述存储器控制器接收到所述第2指令的情况下，将所述读出数据存储在所述第4数据锁存电路中。