[发明专利]一种阻变存储器和制造方法在审
申请号: | 201911397907.5 | 申请日: | 2019-12-30 |
公开(公告)号: | CN111081872A | 公开(公告)日: | 2020-04-28 |
发明(设计)人: | 肖韩;王宗巍 | 申请(专利权)人: | 浙江省北大信息技术高等研究院;杭州未名信科科技有限公司 |
主分类号: | H01L45/00 | 分类号: | H01L45/00;H01L27/24 |
代理公司: | 北京辰权知识产权代理有限公司 11619 | 代理人: | 刘广达 |
地址: | 311200 浙江省杭州市*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 存储器 制造 方法 | ||
1.一种阻变存储器,其特征在于,其存储器区域包括依次相连的第一金属互连线、阻变存储单元和第二金属互连线;
所述阻变存储单元底电极的整体或一部分,在第一金属互连线上的阻挡层的短通孔中;
所述第一金属互连线与所述阻变存储单元的底电极相连;
所述第二金属互连线与所述阻变存储单元的顶电极相连。
2.如权利要求1所述的阻变存储器,其特征在于,所述阻变存储单元还包括阻变层,用于隔开所述底电极与顶电极。
3.如权利要求1所述的阻变存储器,其特征在于,所述顶电极上,还包括硬掩膜层。
4.如权利要求1所述的阻变存储器,其特征在于,还包括逻辑区域;
所述逻辑区域包括与第一金属互连线在同一层介电质层中的第三金属互连线,以及,与第二金属互连线在同一层介电质层中的第四金属互连线;
所述第三金属互连线与第四金属互连线通过通孔相连。
5.一种阻变存储器的制造方法,其特征在于,包括:
对在衬底上制造完的CMOS逻辑电路进行布线;
在布线至设置好的金属互连线所在的金属层后,使用光罩,对存储器区域进行短通孔曝光图形化,制造阻变存储单元;
在完成所述阻变存储单元的曝光图形化后,填充层间介电质;
在存储器区域和逻辑区域进行标准后段双大马士革铜工艺,进行金属互连线引出。
6.如权利要求5所述的阻变存储器的制造方法,其特征在于,所述使用光罩,对存储器区域进行短通孔曝光图形化,制造阻变存储器,包括:
使用光罩,在存储器区域的阻挡层进行短通孔曝光图形化;
去胶后进行底电极材料填充;
在完成所述底电极材料填充后,沉积阻变层材料和顶电极沉积;
利用光罩,对存储器区域进行阻变存储器单元的曝光图形化,得到阻变存储单元。
7.如权利要求6所述的阻变存储器的制造方法,其特征在于,所述去胶后进行底电极材料填充,包括:
去胶后进行底电极材料填充;
或去胶后进行金属填充,对填充的所述金属进行停止在阻挡层上的化学机械研磨平坦化处理,之后进行底电极材料填充;
或去胶后进行底电极材料填充,对填充的所述底电极材料使用化学机械研磨平坦化处理。
8.如权利要求7所述的阻变存储器的制造方法,其特征在于,所述对填充的所述底电极材料使用化学机械研磨平坦化处理,包括:
对填充的所述底电极材料进行停止在阻挡层的化学机械研磨平坦化处理,或对填充的所述底电极材料进行停止在阻挡层之上的化学机械研磨平坦化处理。
9.如权利要求6所述的阻变存储器的制造方法,其特征在于,在所述利用光罩,对存储器区域进行阻变存储器单元的曝光图形化之前,还包括:
在所述顶电极上添加硬掩膜层。
10.如权利要求5所述的阻变存储器的制造方法,其特征在于,在所述在存储器区域和逻辑区域进行标准后段双大马士革铜工艺之前,还包括:
对填充的层间介电质进行化学机械研磨平坦化处理。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江省北大信息技术高等研究院;杭州未名信科科技有限公司,未经浙江省北大信息技术高等研究院;杭州未名信科科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911397907.5/1.html,转载请声明来源钻瓜专利网。