[发明专利]基于模数转换的延时时间配置方法及系统

说明书

本发明揭示了一种基于模数转换的延时时间配置方法及系统，所述配置方法包括：S1、抽取延时链路中各节点时钟信号；S2、判断各节点时钟信号的下降沿是否在预设延时区间内，若是，则输出第一电平，该节点时钟信号的下降沿在预设延时区间内，若否，则输出第二电平，该节点时钟信号的下降沿在预设延时区间外；S3、根据预设延时时间和输出第一电平的节点数，配置不同延时时间下对应延时链路中的输出节点。本发明可以通过测试延时时间，量化分析后进行不同延时时间的配置，最大程度地优化预放大阶段和锁存阶段的时间，提高模数转换器性能。

技术领域

本发明属于模数转换技术领域，具体涉及一种基于模数转换的延时时间配置方法及系统。

背景技术

参图1所示，模数转换器(Analog toDigital Converter，ADC)中，比较器CMP的时钟信号在CMP CLK1为高电平的时候为预放大阶段（Preamp），这个阶段包含Ref的建立时间和比较器中放大器的建立时间，在CMP CLK1为低电平的时候为锁存阶段（Latch）。一般情况下，希望预放大阶段时间更长一些，这样建立时间会更充分，锁存阶段的时间只要满足锁存器建立即可。

参图2所示为现有技术中延时单元的电路示意图，可以延迟CMP CLK1的下降沿时间，增大预放大阶段（Preamp）的时间，但缺点是延时时间（Delay）为不可调节，不同工艺波动下延时不同，影响Preamp时间，继而降低了模数转换器的性能，不适用于实际电路需求。

因此，针对上述技术问题，有必要提供一种基于模数转换的延时时间配置方法及系统。

发明内容

本发明的目的在于提供一种基于模数转换的延时时间配置方法及系统，以在实现延时时间的测试及配置。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种基于模数转换的延时时间配置方法，所述配置方法包括：

S1、抽取延时链路中各节点时钟信号；

S2、判断各节点时钟信号的下降沿是否在预设延时区间内，若是，则输出第一电平，该节点时钟信号的下降沿在预设延时区间内，若否，则输出第二电平，该节点时钟信号的下降沿在预设延时区间外；

S3、根据预设延时时间和输出第一电平的节点数，配置不同延时时间下对应延时链路中的输出节点。

一实施例中，所述步骤S2具体为：

将各节点时钟信号、输入时钟信号下降沿产生的第一信号、输入时钟信号上升沿产生的第二信号经过逻辑转换单元后输入D触发器；

D触发器，与逻辑转换单元输出端相连，所述D触发器为上升沿边沿D触发器，当节点时钟信号的下降沿在预设延时区间内时，D触发器输出高电平时，当节点时钟信号的下降沿在预设延时区间外时，D触发器输出低电平。

一实施例中，所述逻辑转换单元包括：

与非门，用于接收节点时钟信号、第一信号；

反相器，用于接收第二信号；

与门，用于接收与非门和反相器的输出信号。

一实施例中，所述D触发器为上升沿边沿D触发器，第一电平为高电平，第二电平为低电平，D触发器输出高电平时，该节点时钟信号的下降沿在预设延时区间内，输出低电平时，该节点时钟信号的下降沿在预设延时区间外。

一实施例中，所述步骤S3具体为：

根据预设延时时间和输出第一电平的节点数，获取单个节点的延时时间；

根据不同延时时间和单个节点的延时时间，配置延时链路中的输出节点。

一实施例中，所述步骤S3中，配置延时链路中的输出节点具体为：