[发明专利]数据传输方法、装置、设备及存储介质

说明书

本申请公开了一种数据传输方法、装置、设备及存储介质，属于计算机技术领域。所述方法包括：在向上位机传递第一数据时，生成第一直接内存访问指令，其中，第一直接内存访问指令用于指示源地址和第一目标地址，第一目标地址为主内存中的第一存储空间的地址，第一存储空间为预先设置的用于存储上位机和下位机通过直接内存访问操作相互传递的数据的存储空间；根据第一直接内存访问指令执行第一直接内存访问操作；其中，第一直接内存访问操作包括从源地址对应的存储空间中获取第一数据，并根据第一目标地址将第一数据传递至第一存储空间。本申请实施例提供的技术方案能够在一定程度上提高上位机和下位机之间数据传输的效率，降低数据传输时延。

技术领域

本申请涉及计算机技术领域，特别是涉及一种数据传输方法、装置、设备及存储介质。

背景技术

PCIe是一种高速串行计算机扩展总线标准。典型的PCIe总线架构包括上位机、下位机(英文：endpoint)、主内存(英文：main memory)、根组件(英文：root complex)以及交换器(英文：switch)等。

其中，上位机和下位机之间可以进行数据传输，当前，如何提高上位机和下位机之间数据传输的效率，降低其数据传输时延已经成为了一个亟待解决的问题。

发明内容

基于此，有必要针对提高上位机和下位机之间数据传输的效率，降低数据传输时延的这一亟待解决的问题，提供一种数据传输方法、装置、设备及存储介质。

第一方面，提供了一种数据传输方法，用于PCIe总线架构的下位机中，该PCIe总线架构包括上位机、主内存和该下位机，该数据传输方法包括：

在向该上位机传递第一数据时，生成第一直接内存访问指令，其中，该第一直接内存访问指令用于指示源地址和第一目标地址，该源地址为该第一数据在该下位机中的存储地址，该第一目标地址为该主内存中的第一存储空间的地址，该第一存储空间为预先设置的用于存储该上位机和该下位机通过直接内存访问操作相互传递的数据的存储空间；根据该第一直接内存访问指令执行第一直接内存访问操作；其中，该第一直接内存访问操作包括从该源地址对应的存储空间中获取该第一数据，并根据该第一目标地址将该第一数据传递至该第一存储空间。

在其中一个实施例中，该数据传输方法还包括：

接收该上位机发送的数据下行指示信息；根据该数据下行指示信息的指示生成第二直接内存访问指令，该第二直接内存访问指令用于指示该第一目标地址；根据该第二直接内存访问指令执行第二直接内存访问操作；其中，该第二直接内存访问操作包括从该第一存储空间中获取第二数据，并将该第二数据存储至该下位机中。

在其中一个实施例中，该数据传输方法还包括：

在该第一直接内存访问操作或者该第二直接内存访问操作执行完毕后，生成执行完毕信息，并根据第二目标地址将该执行完毕信息传递至该主内存中的第二存储空间；其中，该第二目标地址为该第二存储空间的地址，该第二存储空间为预先设置的用于存储该下位机传递的执行完毕信息的存储空间。

在其中一个实施例中，生成第一直接内存访问指令之前，该数据传输方法还包括：

接收该上位机传递的该第一目标地址和该第二目标地址；其中，该第一目标地址和该第二目标地址是该上位机在对该第一存储空间和该第二存储空间进行设置后发送的，该第一存储空间和该第二存储空间是该上位机在对该下位机的驱动加载完毕后设置的。

在其中一个实施例中，该下位机包括主控制器、控制状态适配器以及PCIe HIP元件，接收该上位机传递的该第一目标地址和该第二目标地址，包括：