[发明专利]支持卷积运算的处理器电路系统及其卷积运算控制方法

说明书

本发明涉及一种支持卷积运算的处理器电路系统及其卷积运算控制方法。所述支持卷积运算的处理器电路系统包括：指令发射模块；卷积运算模块，包括卷积控制器以及均与卷积控制器连接的算术逻辑运算单元、装载存储单元、卷积核数据缓存、卷积数据缓存和临时数据缓存；卷积控制器连接指令发射模块；算术逻辑运算单元用于进行卷积运算；装载存储单元用于处理卷积核数据的装载和卷积数据的装载；卷积核数据缓存用于存放卷积核数据；卷积数据缓存用于存放卷积数据；临时数据缓存用于缓存卷积运算产生的中间结果数据；指令提交模块。本发明可以大幅度节省卷积运算的电路面积，并提高卷积运算时的算术逻辑运算单元的利用率。

技术领域

本发明涉及处理器技术领域，尤其涉及一种支持卷积运算的处理器电路系统及其卷积运算控制方法。

背景技术

随着卷积神经网络的发展，以及卷积作为神经网络的基本计算，一些嵌入式设备处于对图像、语音等的处理要求，需要完成大量的卷积运算。为了更好的支持卷积运算，现有的实现方案普遍采用以下两种方式：一种是，选用具有矢量数据处理能力的处理器，以提高数据并行处理能力，从而缩短卷积运算的时间；另一种是，采用通用处理器、加卷积加速引擎作为协处理器的双核结构，通用处理器用于完成常规运算，而卷积加速引擎用于完成卷积运算。

但是，采用具有数据并行处理能力的通用处理器来实现卷积运算，需要将卷积运算拆分成大量的乘法指令、加法指令和访存指令，整个运算过程需要不断的取指，大量的访问内存操作会造成整个运算时间较长，能效差。采用通用处理器加卷积加速引擎作为协处理器的双核结构，通用处理器和卷积运算的协处理器无法实现硬件资源的共享，面积开销大。

因此，如何优化用于实现卷积运算的处理器结构，减少面积，并提高能效，是目前亟待解决的技术问题。

发明内容

本发明提供了一种支持卷积运算的处理器电路系统及其卷积运算控制方法，用于优化用于实现卷积运算的处理器电路结构，减少面积，并提高能效。

为了解决上述问题，本发明提供了一种支持卷积运算的处理器电路系统，包括：

指令发射模块，用于接收处理器指令，并将卷积指令并发送给卷积运算模块；

卷积运算模块，包括卷积控制器以及均与所述卷积控制器连接的算术逻辑运算单元、装载存储单元、卷积核数据缓存、卷积数据缓存和临时数据缓存；所述卷积控制器连接所述指令发射模块；所述算术逻辑运算单元，包括乘加器，所述乘加器由乘法器和加法器串联形成，用于进行卷积运算中所需的乘加操作；所述装载存储单元用于处理卷积核数据的装载和卷积数据的装载；所述卷积核数据缓存用于存放卷积核数据；所述卷积数据缓存用于存放卷积数据；所述临时数据缓存用于缓存卷积运算产生的中间结果数据；

指令提交模块，连接所述卷积运算模块，用于提交完成卷积运算的卷积指令，更新架构寄存器。

可选的，所述乘加器的数量为多个。

可选的，还包括：

数据存储模块，连接所述装载存储单元、所述卷积核数据缓存和所述卷积数据缓存，用于向所述卷积核数据缓存装载所述卷积核数据，并用于向所述卷积数据缓存装载所述卷积数据。

可选的，所述乘加器的数据处理速率与小于或者等于所述数据存储模块装载所述卷积核数据和所述卷积数据的速率。

可选的，所述卷积数据缓存的大小为两倍的所述数据存储模块向所述卷积数据缓存装载的所述卷积数据的位宽。

可选的，所述卷积核数据缓存的深度小于或者等于所述卷积核数据中的卷积核列数。

不仅如此，本发明还提供了一种如上述任一项所述的支持卷积运算的处理器电路系统的卷积运算控制方法，包括如下步骤：

获取卷积指令；