[发明专利]逻辑控制电路

说明书

本申请公开了一种逻辑控制电路，包括连接于高电位端和低电位端之间的输入模块和比较器，输入模块用于根据接收到的使能信号产生一个小于使能信号的输入信号，比较器用于将输入信号与一小于高电位端信号电平的第一参考信号进行比较，根据比较结果生成逻辑控制信号，因为在理想情况下比较器的输出电压翻转时正相输入端的电位和反相输入端的电位相等，所以通过设置输入模块中晶体管的导通阈值电压大于电压源提供的预设电压，就可以使得逻辑控制电路可以接收阈值电压大于高电位端信号电平的使能信号，不仅提高了电路的适用性，而且有利于降低电路的成本。

技术领域

本发明涉及集成电路技术领域，更具体地，涉及一种逻辑控制电路。

背景技术

通用输入输出接口(General Purpose Input Output,GPIO)电路被普遍应用于片上系统芯片(System On Chip,SOC)和微控制单元(Microcontroller Unit，MCU)中，主要用于芯片内部信号和芯片外部信号之间的交换。GPIO电路通常用于将芯片内部提供的数据进行电平转换和驱动以产生对外的数据信号，和/或将来自芯片外部的数据进行电平转换得到能够被芯片识别的数据信号。同时，GPIO电路还包括逻辑控制电路，该逻辑控制电路提供使能控制的功能。

图1示出了一种传统的逻辑控制电路的电路示意图。逻辑控制电路100用于根据接收到的使能信号Ven生成逻辑控制信号Vout，以对芯片内部的电路进行使能控制。传统的逻辑控制电路100通常包括带迟滞特征的电路对输入的使能信号Ven进行缓冲，以消除输入噪声。

例如，逻辑控制电路100可以通过施密特触发器电路实现，施密特触发器电路包括晶体管MP1-MP3、晶体管MN1-MN3以及反相器INV1。晶体管MP1、晶体管MP2、晶体管MN1和晶体管MN2依次串联连接于正电源电压VDD和负电源电压VSS之间，晶体管MP1、晶体管MP2、晶体管MN1以及晶体管MN2的控制端彼此连接，且都与使能信号Ven的输入端相连。晶体管MP3的控制端与晶体管MP2和晶体管MN1之间的节点A相连，晶体管MP3的第一端与晶体管MP1和晶体管MP2之间的节点B相连，晶体管MP3的第二端与负电源电压VSS相连。晶体管MN3的控制端与晶体管MP2和晶体管MN1之间的节点A相连，晶体管MN3的第一端与晶体管MN1和晶体管MN2之间的节点C相连，晶体管MN3的第二端连接至正电源电压VDD。反相器INV1的输入端与节点A相连，输出端用于提供进入芯片内部的逻辑控制信号Vout。

在图1所示的逻辑控制电路100中，当使能信号Ven为低电平时，晶体管MP1和晶体管MP2处于导通状态，晶体管MN1和晶体管MN2处于截止状态，节点A为高电平，晶体管MN3处于导通状态，晶体管MP3处于关断状态，电路输出的逻辑控制信号Vout为低电平。随着使能信号Ven的上升，晶体管MN1和晶体管MN2逐渐开始导通，晶体管MP2上拉电流逐渐减小，晶体管MN1的下拉电流逐渐增大，当晶体管MN1的下拉电流大于晶体管MP2的上拉电流时节点A发生翻转，逻辑控制信号Vout翻转为高电平。此外，晶体管MN3可增大节点A电压发生翻转时晶体管MN1的源极电压，从而增大使能信号Ven上升过程中电路的翻转阈值。同样的，晶体管MP3可减小节点A电压发生翻转时晶体管MP2的源极电压，从而减小使能信号Ven下降过程中电路的翻转阈值，从而实现施密特功能。

现有的逻辑控制电路100只能接收阈值电压在正电源电压VDD和负电源电压VSS之间的使能信号Ven，电路的适用性较差。如果要接收阈值电压大于正电源电压VDD的使能信号Ven，则需要在逻辑控制电路100前布置专门的电平转换电路，以将接收到的使能信号Ven的电平转换为能被逻辑控制电路100识别的电平，而布置电平转换电路又会提高电路的成本。

因此，需要对现有技术的逻辑控制电路进行改进，使其可以适用于阈值电压大于正电源电压的使能信号。

发明内容

鉴于上述问题，本发明的目的在于提供一种逻辑控制电路，可以适用于阈值电压大于高电位端电压的使能信号，电路成本更低。