[发明专利]一种抑制采样开关漏电流的方法及采样开关

权利要求书

1.一种采样开关，其特征在于，包括第一MOS开关管、第二MOS开关管、栅压提升电路、栅压泄放电路和漏压保持电路；

所述第一MOS开关管的漏极连接输入信号，所述第一MOS开关管的源极连接所述第二MOS开关管的漏极，所述第一MOS开关管的栅极连接所述第二MOS开关管的的栅极，所述第二MOS开关管的源极连接输出信号；

所述栅压提升电路分别连接所述第一MOS开关管的栅极、所述第二MOS开关管的栅极以及所述第一MOS开关管的漏极，用于在第一时钟信号的控制下提升所述第一MOS开关管和所述第二MOS开关管的栅极电压，控制所述第一MOS开关管和所述第二MOS开关管导通，并使得所述第一MOS开关管和所述第二MOS开关管在导通时的栅漏电压差保持不变；

所述栅压泄放电路分别连接所述第一MOS开关管的栅极和所述第二MOS开关管的栅极，用于在第二时钟信号的控制下泄放所述第一MOS开关管和所述第二MOS开关管的栅极电压，控制所述第一MOS开关管和所述第二MOS开关管断开；其中，所述第二时钟信号是所述第一时钟信号的反相信号；

所述漏压保持电路分别连接第一电源和所述第二MOS开关管的漏极，用于在所述第二时钟信号的控制下将所述第二MOS开关管的漏极电压保持为所述第一电源的电压。

2.根据权利要求1所述的采样开关，其特征在于，所述栅压提升电路包括：

自举电容、电容充电支路、电容放电支路和栅压提升支路；

所述电容充电支路分别连接第二电源、所述第一MOS开关管的栅极、所述第二MOS开关管的栅极以及所述自举电容的上极板，用于对所述自举电容进行充电；

所述电容放电支路分别连接所述自举电容的下极板、所述第一MOS开关管的漏极以及接地，用于对所述自举电容进行放电；

所述栅压提升支路分别连接所述第一MOS开关管的栅极、所述第二MOS开关管的栅极、所述第一MOS开关管的漏极以及所述栅压泄放电路，还连接所述电容充电支路与所述自举电容的上极板的连接节点，用于利用所述自举电容中存储的总电荷不变的特性，在所述第一时钟信号的控制下将所述第一MOS开关管和所述第二MOS开关管的栅极电压提升为所述输入信号的电压和所述第二电源的电压之和。

3.根据权利要求2所述的采样开关，其特征在于，所述电容充电支路包括第一PMOS管，所述第一PMOS管的栅极连接所述第一MOS开关管的栅极和所述第二MOS开关管的栅极，所述第一PMOS管的源极连接所述第二电源，所述第一PMOS管的漏极连接所述自举电容的上极板以及所述栅压提升支路。

4.根据权利要求2所述的采样开关，其特征在于，所述电容放电支路包括第一NMOS管，所述第一NMOS管的栅极接入所述第一时钟信号，所述第一NMOS管的漏极连接所述自举电容的下极板和所述栅压提升支路，所述第一NMOS管的源极接地。

5.根据权利要求2所述的采样开关，其特征在于，所述栅压提升支路包括反相器、第二PMOS管、第二NMOS管和第三NMOS管，所述第二PMOS管的漏极连接至所述电容充电支路与所述自举电容的上极板的连接节点，所述第二PMOS管的源极连接所述第一MOS开关管的栅极、所述第二MOS开关管的栅极、所述第二NMOS管的栅极、所述第三NMOS管的栅极以及所述栅压泄放电路，所述第二PMOS管的栅极同时连接所述第三NMOS管的漏极和所述反相器的信号输出端，所述第二NMOS管的漏极连接所述第三NMOS管的源极、所述自举电容与所述电容放电支路的连接支点，所述第二NMOS管的源极连接所述第一MOS开关管的漏极，所述第二NMOS管的栅极连接所述第一MOS开关管的栅极、所述第二MOS开关管的栅极以及所述第三NMOS管的栅极，所述第三NMOS管的源极连接所述自举电容与所述电容放电支路的连接节点，所述第三NMOS管的漏极连接所述反相器的信号输出端，所述第三NMOS管的栅极连接所述第一MOS开关管的栅极和所述第二MOS开关管的栅极，所述反相器的信号输入端接入所述第一时钟信号，所述反相器还分别连接所述第二电源以及所述自举电容与所述电容放电支路的连接节点。