[发明专利]一种基于内部时钟的高速串口实现方法

权利要求书

1.一种基于内部时钟的高速串口实现方法，其特征在于：所述方法包括以下步骤：

步骤1：设收发端A端、B端，A端发送控制器内部产生的高频时钟，并在UART信道上的TX信号线上持续循环发送二进制01111110数据；

步骤2：B端接收控制器内部采用A端的同频时钟，并分别用时钟上升沿与下降沿对A端发送的数据进行采样；

步骤3：通过比较上升沿与下降沿采样数据的准确率，确定B端采用时钟上升沿/下降沿采样；

步骤4：重复步骤1-3的方法，确定A端接收B端数据的RX信道时钟频率与采样方式；

步骤5：A端、B端收发双方采用确定的时钟频率收发数据，数据帧以01111110作为开始与结束标志，数据中遇到5个连续1自动补0，接收方对5个连续1后的0进行自动去除处理。

2.根据权利要求1所述的一种基于内部时钟的高速串口实现方法，其特征在于：步骤3中B端接收控制器内部产生与发送方同频时钟，并分别用时钟上升沿与下降沿对A端发送的数据进行采样，通过与A端发送的循环二进制01111110数据比对，比较两种采样方式的采样数据准确率，采用准确率高的采样方式。

3.根据权利要求1所述的一种基于内部时钟的高速串口实现方法，其特征在于：步骤4具体包括以下步骤：

步骤4.1：B端发送控制器内部产生的高频时钟，并在UART信道上的RX信号线上持续循环发送二进制01111110数据；

步骤4.2：A端接收控制器内部采用B端的同频时钟，并分别用时钟上升沿与下降沿对A端发送的数据进行采样；

步骤4.3：通过比较步骤4.2中的上升沿与下降沿采样数据的准确率，确定A端采用时钟上升沿/下降沿采样。

4.根据权利要求3所述的一种基于内部时钟的高速串口实现方法，其特征在于：步骤4.3中A端接收控制器内部产生与发送方同频时钟，并分别用时钟上升沿与下降沿对B端发送的数据进行采样，通过与B端发送的循环二进制01111110数据比对，比较两种采样方式的采样数据准确率，采用准确率高的采样方式。

5.根据权利要求1所述的一种基于内部时钟的高速串口实现方法，其特征在于：步骤5中数据帧以01111110作为开始与结束标志，数据中遇到5个连续1自动补0，接收方对5个连续1后的0进行自动去除处理；数据帧除开始与结束标志，加入UART中数据位、校验位，还包括其他自定义的数据帧格式与校验方式。

6.根据权利要求5所述的一种基于内部时钟的高速串口实现方法，其特征在于：所述的自定义的数据帧格式与校验方式为CRC16校验。