[发明专利]可抵消采样噪声的模数转换器

说明书

本发明公开了一种可抵消采样噪声的模数转换器，包括：采样电路用于采集模拟输入信号；采样噪声抵消电路的输入端连接采样电路的输出端，采样噪声抵消电路用于抵消采样电路产生的噪声；比较器的输入端连接采样抵消电路的输出端，输出端连接逻辑电路的输入端，比较器用于比较采样噪声抵消电路输出信号的大小，并将比较结果输出到逻辑电路；逻辑电路输出端与采样电路连接，逻辑电路用于输出数字输出信号，以及对比较结果进行处理得到控制信号，根据控制信号控制采样电路的输出电压。该模数转换器可以抵消由于采样操作引入的噪声，使得ADC中可以采用很小的采样电容而不会带来信噪比的损失，降低驱动电路的功耗、面积和设计复杂度。

技术领域

本发明涉及集成电路设计技术领域，特别涉及一种可抵消采样噪声的模数转换器。

背景技术

模数转换器(Analog-to-Digital Converter，ADC)是一种能将现实世界中的模拟信号转换成在电子系统中的数字信号的电子器件。逐次逼近型(SuccessiveApproximation Register，SAR)ADC是一种低功耗的ADC结构，在物联网、可穿戴设备、可植入医疗电子等领域有着广泛的应用。

在一个电子系统中，SAR ADC的输入信号由其前级的输入驱动器提供，SAR ADC转换时所需的基准信号由其前级的基准缓冲器提供，如图1所示。输入驱动器和基准缓冲器构成了SAR ADC的驱动电路，驱动电路的负载是SAR ADC中的采样电容。

SAR ADC在对输入信号进行采样时会引入采样噪声，采样噪声是限制ADC精度的基本因素，若要降低采样噪声以提高精度，则需要增大采样电容。大的采样电容给ADC的驱动电路带来了很大的负担，为了驱动一个大采样电容，需要增加驱动电路的功耗、面积和设计复杂度以提高其驱动能力。

已有的SAR ADC的单端形式的电路结构如图2(a)所示，对应的工作流程如图2(b)所示，为简化表达形式，图2(b)没有显示出逻辑电路，同时电容阵列简化为单个电容的形式。

t0到t1时间段为采样过程，开关Φ₁和Φ₂闭合，采样电容阵列C1的上极板接地，下极板接输入信号V_in，由于采样开关上存在着热噪声，因此输入信号V_in和开关的热噪声v_ns1一起被采样到电容C1上。

在t1时刻，采样结束，采样开关断开，C1两端存储的电压为V_in(t₁)+v_ns1。

采样结束后，ADC转换过程开始，比较器进行多次比较，逻辑电路将每次的比较结果反馈到采样电容阵列的下极板，以将比较器输入端的电压向0拉近。ADC转换过程结束后，电容阵列C1下极板的等效信号为数字输出信号D_out，在不考虑其他非理想因素的情况下，比较器输入端电压为0。

在ADC转换过程中，电容阵列C1两端的电压保持为V_in+v_ns1不变。根据电荷守恒定理，可得：

D_out＝V_in+v_ns1 (1)

可见，除了信号量以外，采样噪声v_ns1也直接出现在输入信号Dout的表达式中，从而降低了输出结果的信噪比。

采样噪声的方差与采样电容值成反比，可用下式表示：

v_ns1²＝kT/C₁ (2)

其中，k玻尔兹曼常数，T为绝对温度。